本發(fā)明涉及信號處理領(lǐng)域，尤其涉及一種多相隨機子采樣模擬信息轉(zhuǎn)換器及方法。

背景技術(shù)：

香農(nóng)-奈奎斯特定理指出，對于一個帶寬信號，為了實現(xiàn)對原始信號無失真恢復，至少需要使用兩倍于信號帶寬的采樣率對信號進行采樣。隨著超寬帶技術(shù)的發(fā)展，對采樣率的要求也越來越高，高采樣率會帶來硬件設(shè)計問題，還會對數(shù)據(jù)傳輸存儲以及實時處理造成影響。然而，在實際應(yīng)用中大多數(shù)信號是稀疏或近似稀疏的，通過奈奎斯特率采集的信息存在大量的冗余。壓縮感知(Compressive Sensing，CS)理論是解決上述問題的一種思路，CS理論指出，如果信號在某個變換域是稀疏的，那么就可以利用一個與變換域不相關(guān)的觀測矩陣將信號投影到低維空間中，從而降低采樣率，并可通過求解最優(yōu)化問題從低維數(shù)據(jù)中高概率地恢復出原始信。模擬信息轉(zhuǎn)換器(Analog-to-Information Convertor，AIC)是一種利用CS理論以低于奈奎斯特采樣率直接對模擬信號進行采樣的技術(shù)。目前AIC的實現(xiàn)方案主要有以下四種：隨機采樣(Random Sampling，RS)、隨機濾波器(Random Filter)、隨機解調(diào)(Random Demodulator，RD)以及調(diào)制帶寬轉(zhuǎn)換器(Modulated Wideband Converter，MWC)。國內(nèi)外很多學者針對這四種方案進行了研究，將其應(yīng)用于模擬信息壓縮采樣。RS最早由Ason Laska，Sami Kirolos等人于2006年提出，該方案主要用于處理局部傅里葉稀疏信號，由于該模型采樣過程中采樣速率是不斷高速變化的，這導致了對高頻信號進行采集時存在采樣過程不穩(wěn)定、采樣精度低、硬件實現(xiàn)困難等問題。RF由Tropp，Waking等人于2006年提出，該方案是針對數(shù)字信號處理提出的，也主要應(yīng)用在數(shù)字信號處理領(lǐng)域中，可實現(xiàn)對數(shù)字圖像、視頻信號進行壓縮編碼，但不適合直接對模擬信號進行壓縮采樣。RD是一種目前采用較多的AIC實現(xiàn)方案，該方案將信號與偽隨機序列相乘混頻后低通濾波，再通過低于奈奎斯特率的低速模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)進行采樣。MWC使用多組平行的RD結(jié)構(gòu)以實現(xiàn)對帶寬稀疏信號進行壓縮采樣，MWC所需要的采樣速率顯著低于奈奎斯特速率。然而，MWC與RD均需要對輸入信號進行混頻，AIC前端與偽隨機序列混乘電路仍然工作在奈奎斯特速率下，混頻電路中的抖動和孔徑效應(yīng)會限制AIC的分辨率，從而導致恢復精度下降。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種多相隨機子采樣模擬信息轉(zhuǎn)換器及方法，解決現(xiàn)有技術(shù)中恢復精度下降的問題。

本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：設(shè)計、制造了一種多相隨機子采樣模擬信息轉(zhuǎn)換器，由多相分頻移相器、偽隨機數(shù)發(fā)生器、低速ADC、累加器以及并串轉(zhuǎn)換電路組成；所述多相分頻移相器對頻率為和周期為的時鐘信號進行分頻，其中為模擬信號的奈奎斯特率，輸出B路時鐘信號、、、，頻率為和周期為，相鄰時鐘信號延時，相位相差；所述低速ADC對輸入模擬信號進行隨機采樣；所述累加器對各支路ADC的采樣結(jié)果進行累加，將各支路分別進行累加的結(jié)果作為觀測向量；所述并串轉(zhuǎn)換電路將B路累加器輸出的信號合并成一路輸出，得到輸出結(jié)果。

作為本發(fā)明的進一步改進：所述偽隨機數(shù)發(fā)生器為多路并行偽隨機數(shù)發(fā)生器，所述偽隨機數(shù)發(fā)生器的時鐘信號由多相分頻移相器產(chǎn)生的信號控制，使得偽隨機數(shù)發(fā)生器在較低的時鐘頻率下工作。

作為本發(fā)明的進一步改進：所述偽隨機數(shù)發(fā)生器產(chǎn)生偽隨機序列，其值在之間近似隨機跳變，用以控制ADC采樣，偽隨機數(shù)發(fā)生器由線性反饋移位寄存器組成，在每個時間片結(jié)束時對其進行重置，偽隨機數(shù)發(fā)生器的周期大于。

作為本發(fā)明的進一步改進：所述ADC的采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機序列控制，實現(xiàn)對輸入模擬信號的低速隨機采樣。

作為本發(fā)明的進一步改進：所述累加器對ADC采集的信號進行累加，來實現(xiàn)對信號的壓縮。

本發(fā)明同時提供了一種多相隨機子采樣模擬信息方法，包括如下步驟：(A)模擬信號經(jīng)過低速ADC進行采樣；(B)偽隨機數(shù)發(fā)生器產(chǎn)生的隨機序列控制采樣時鐘；(C)采集的信號通過累加器進行求和，構(gòu)成觀測向量。

作為本發(fā)明的進一步改進：輸入的頻域稀疏模擬信號經(jīng)過10路并行低速ADC，其采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的隨機序列控制，將各個支路中采集的信號通過累加器進行求和，得到10個觀測值，構(gòu)成觀測向量。

作為本發(fā)明的進一步改進：所述偽隨機數(shù)發(fā)生器為多路并行偽隨機數(shù)發(fā)生器，所述偽隨機數(shù)發(fā)生器的時鐘信號由多相分頻移相器產(chǎn)生的信號控制，使得偽隨機數(shù)發(fā)生器在較低的時鐘頻率下工作；所述偽隨機數(shù)發(fā)生器產(chǎn)生偽隨機序列，其值在之間近似隨機跳變，用以控制ADC采樣，偽隨機數(shù)發(fā)生器由線性反饋移位寄存器組成，在每個時間片結(jié)束時對其進行重置，偽隨機數(shù)發(fā)生器的周期大于。

作為本發(fā)明的進一步改進：所述ADC的采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機序列控制，實現(xiàn)對輸入模擬信號的低速隨機采樣。

作為本發(fā)明的進一步改進：偽隨機數(shù)發(fā)生器由10個D觸發(fā)器DFF和一個異或門XOR串聯(lián)組成并生成10組不同的隨機數(shù)。

本發(fā)明的有益效果是：該模擬信息轉(zhuǎn)換器使用子采樣和多路ADC交替隨機采樣并累加，來實現(xiàn)信號的壓縮感知；多相隨機子采樣模擬信息轉(zhuǎn)換器可以解決RS方案中高速隨機ADC帶來的采樣精度低的問題，也避免了RD、MWC方案中混頻電路產(chǎn)生的抖動及孔徑效應(yīng)對信號壓縮采樣造成的影響，可極大改善信號的壓縮及重構(gòu)性能。

【附圖說明】

圖1為多相隨機子采樣模擬信息轉(zhuǎn)換器結(jié)構(gòu)圖；

圖2為本發(fā)明實施例的結(jié)構(gòu)圖；

圖3為本發(fā)明實施例多相分頻移相器的結(jié)構(gòu)圖；

圖4為本發(fā)明實施例偽隨機數(shù)發(fā)生器的結(jié)構(gòu)圖；

圖5位本發(fā)明實施例累加器的結(jié)構(gòu)圖。

【具體實施方式】

下面結(jié)合附圖說明及具體實施方式對本發(fā)明進一步說明。

一種多相隨機子采樣模擬信息轉(zhuǎn)換器，由多相分頻移相器、偽隨機數(shù)發(fā)生器、低速ADC、累加器以及并串轉(zhuǎn)換電路組成；所述多相分頻移相器對頻率為和周期為的時鐘信號進行分頻，其中為模擬信號的奈奎斯特率，輸出B路時鐘信號、、、，頻率為和周期為，相鄰時鐘信號延時，相位相差；所述低速ADC對輸入模擬信號進行隨機采樣；所述累加器對各支路ADC的采樣結(jié)果進行累加，將各支路分別進行累加的結(jié)果作為觀測向量；所述并串轉(zhuǎn)換電路將B路累加器輸出的信號合并成一路輸出，得到輸出結(jié)果。

所述偽隨機數(shù)發(fā)生器為多路并行偽隨機數(shù)發(fā)生器，所述偽隨機數(shù)發(fā)生器的時鐘信號由多相分頻移相器產(chǎn)生的信號控制，使得偽隨機數(shù)發(fā)生器在較低的時鐘頻率下工作。

所述偽隨機數(shù)發(fā)生器產(chǎn)生偽隨機序列，其值在之間近似隨機跳變，用以控制ADC采樣，偽隨機數(shù)發(fā)生器由線性反饋移位寄存器組成，在每個時間片結(jié)束時對其進行重置，偽隨機數(shù)發(fā)生器的周期大于。

所述ADC的采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機序列控制，實現(xiàn)對輸入模擬信號的低速隨機采樣。

所述累加器對ADC采集的信號進行累加，來實現(xiàn)對信號的壓縮。

本發(fā)明同時提供了一種多相隨機子采樣模擬信息方法，包括如下步驟：(A)模擬信號經(jīng)過低速ADC進行采樣；(B)偽隨機數(shù)發(fā)生器產(chǎn)生的隨機序列控制采樣時鐘；(C)采集的信號通過累加器進行求和，構(gòu)成觀測向量。

輸入的頻域稀疏模擬信號經(jīng)過10路并行低速ADC，其采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的隨機序列控制，將各個支路中采集的信號通過累加器進行求和，得到10個觀測值，構(gòu)成觀測向量。

所述偽隨機數(shù)發(fā)生器為多路并行偽隨機數(shù)發(fā)生器，所述偽隨機數(shù)發(fā)生器的時鐘信號由多相分頻移相器產(chǎn)生的信號控制，使得偽隨機數(shù)發(fā)生器在較低的時鐘頻率下工作；所述偽隨機數(shù)發(fā)生器產(chǎn)生偽隨機序列，其值在之間近似隨機跳變，用以控制ADC采樣，偽隨機數(shù)發(fā)生器由線性反饋移位寄存器組成，在每個時間片結(jié)束時對其進行重置，偽隨機數(shù)發(fā)生器的周期大于。

所述ADC的采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機序列控制，實現(xiàn)對輸入模擬信號的低速隨機采樣。

偽隨機數(shù)發(fā)生器由10個D觸發(fā)器DFF和一個異或門XOR串聯(lián)組成并生成10組不同的隨機數(shù)。

所述多相隨機子采樣模擬信息轉(zhuǎn)換器相較于隨機解調(diào)具有在相同壓縮率下恢復精度更高以及無相位失真等優(yōu)勢。

在一實施例中，本發(fā)明所述多相隨機子采樣模擬信息轉(zhuǎn)換器的結(jié)構(gòu)框圖如圖1所示，圖2為本發(fā)明實施例的結(jié)構(gòu)圖，是一個10通道并行模擬信息轉(zhuǎn)換電路。其中，多相隨機子采樣模擬信息轉(zhuǎn)換器包括：多相分頻移相器，偽隨機數(shù)發(fā)生器，低速ADC，累加器以及并串轉(zhuǎn)換電路。輸入的頻域稀疏模擬信號經(jīng)過10路并行低速12bit ADC，其采樣時鐘由偽隨機數(shù)發(fā)生器產(chǎn)生的隨機序列控制，將各個支路中采集的信號通過累加器進行求和，得到10個觀測值，構(gòu)成觀測向量。

圖2中的多相分頻移相器由10個D觸發(fā)器和4個三輸入與門串聯(lián)組成，電路結(jié)構(gòu)如圖3所示。多相分頻移相器對頻率為＝1GHz(周期為＝1ns)的時鐘信號進行分頻，產(chǎn)生10路頻率為100MHz，相位相差為的時鐘信號。

圖2中的偽隨機數(shù)發(fā)生器由10個D觸發(fā)器(DFF)和一個異或門(XOR)串聯(lián)組成，電路結(jié)構(gòu)如圖4所示。將第1、4、10級移位寄存器的輸出作為反饋信號輸入到第一級，輸出信號符合伯努利分布。偽隨機數(shù)的時鐘信號由多相分頻移相器產(chǎn)生，使得偽隨機數(shù)發(fā)生器可以工作在較低的時鐘頻率下。每個時間片結(jié)束時對偽隨機數(shù)發(fā)生器的各個D觸發(fā)器進行重置，確保每個時間片內(nèi)偽隨機數(shù)發(fā)生器產(chǎn)生的偽隨機數(shù)相同。本發(fā)明實施例需要10個不同的偽隨機數(shù)發(fā)生器，來產(chǎn)生10組不同的偽隨機數(shù)，具體實施方法為分別將第1、4、10級，第2、5、10級，第3、6、10級，第4、7、10級，第5、8、10級，第2、4、10級，第2、6、10級，第2、8、10級，第3、7、10級，第4、8、10級移位寄存器的輸出作為反饋信號輸入到第一級。

圖2中的累加器由加法器和寄存器組成，電路結(jié)構(gòu)如圖5所示。各支路中ADC將采集的信號輸入至累加器中，累加器將一個時間片內(nèi)累加值作為觀測信號傳輸至并串轉(zhuǎn)換電路。累加器中寄存器時鐘信號由偽隨機數(shù)發(fā)生器輸出信號控制，一個時間片結(jié)束后，將寄存器清零，為下個時間片信號壓縮采樣做準備。

本發(fā)明公開了一種多相隨機子采樣模擬信息轉(zhuǎn)換器，該模擬信息轉(zhuǎn)換器可以使用亞奈奎斯特率對頻域稀疏的模擬信號進行壓縮采樣，減少信號采集過程中的數(shù)據(jù)量，有利于信號的實時處理，且系統(tǒng)實現(xiàn)簡單，在相同壓縮率下采樣恢復精度高、無相位失真，具有很好的實用性。

以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本發(fā)明的保護范圍。