本發(fā)明涉及用于提供具有有效的噪聲恢復(fù)的時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)鎖相回路(PLL)的快速和可靠的行為模擬的系統(tǒng)和方法。具體地，本發(fā)明可以被用于模擬在可編程集成電路器件(例如，現(xiàn)場可編程門陣列(FPGA)或便于PLD編程的其他類型的可編程邏輯器件(PLD))上實(shí)現(xiàn)的CDRPLL。
背景技術(shù)：
：從本質(zhì)上講，鎖相回路(PLL)是基于壓控振蕩器(VCO)的輸入信號和輸出信號之間的相位差操作的閉合回路頻率控制部件。PLL電路可以被用于生成輸出時(shí)鐘信號，輸出時(shí)鐘信號的相位與輸入?yún)⒖紩r(shí)鐘信號的相位相關(guān)。更先進(jìn)的PLL(諸如時(shí)鐘數(shù)據(jù)恢復(fù)PLL(CDRPLL))常被用于高速串行接口(HSSI)電路中。除了基于參考時(shí)鐘信號生成具有期望的頻率的輸出時(shí)鐘信號之外，CDRPLL還跟蹤數(shù)據(jù)信號以確保輸出時(shí)鐘信號的邊沿始終在數(shù)據(jù)信號的數(shù)據(jù)眼圖的中點(diǎn)處。然而，數(shù)據(jù)信號和參考時(shí)鐘信號固有地相互獨(dú)立。因此，跟蹤且將數(shù)據(jù)信號和參考時(shí)鐘信號兩者與輸出時(shí)鐘信號對齊(align)的CDRPLL電路是復(fù)雜的。硬件設(shè)計(jì)工程師依賴模擬模型逐步建立系統(tǒng)(諸如CDRPLL電路)，并且驗(yàn)證它的功能。該過程存在若干挑戰(zhàn)，這是由于數(shù)據(jù)信號和參考時(shí)鐘信號兩者中存在信號噪聲以及缺乏可以提供具有短運(yùn)行時(shí)間的足夠抽象的快速且可靠的模擬模型。特別地，當(dāng)數(shù)據(jù)信號邊沿和參考時(shí)鐘信號邊沿同時(shí)到達(dá)時(shí)，會發(fā)生被稱為競爭狀態(tài)的特殊情況。在這樣的情況下，期望的模擬模型必須能夠產(chǎn)生獨(dú)立于事件序列的無毛刺的穩(wěn)定的信號。此外，因?yàn)镻LL是混合信號部件，其中所有的模擬轉(zhuǎn)換發(fā)生在連續(xù)時(shí)間域上，然而已知的模擬器由離散事件驅(qū)動，所以難以對存在于CDRPLL電路中的某些信號噪聲建模。定制模擬塊的期望的模擬模型同時(shí)保留足夠的系統(tǒng)級抽象和整體精度是很難的。最后，快速且有效地從嘈雜的參考時(shí)鐘信號或嘈雜的數(shù)據(jù)信號中恢復(fù)的能力(就模擬期間所需的計(jì)算資源來說)是非常寶貴的。當(dāng)存在抖動或百萬分率(PPM)誤差時(shí)，參考時(shí)鐘信號和數(shù)據(jù)信號兩者的測量可以變得不可靠。期望的模擬模型應(yīng)該能夠模擬物理硬件行為，并且以及時(shí)且準(zhǔn)確的方式有效地估計(jì)時(shí)鐘頻率和相位?，F(xiàn)有的模擬模型通過將參考時(shí)鐘的邊沿固定在數(shù)據(jù)眼圖的中點(diǎn)處仿真數(shù)據(jù)跟蹤，這是真實(shí)數(shù)據(jù)跟蹤行為的不準(zhǔn)確的表達(dá)。此外，已知的模擬模型需要在支持復(fù)雜的模擬特征和快速的模擬運(yùn)行時(shí)間之間的折衷。技術(shù)實(shí)現(xiàn)要素：本文提出的模擬模型、方法和系統(tǒng)使得同時(shí)滿足兩個(gè)目標(biāo)。需要考慮的復(fù)雜的模擬特征諸如抖動和PPM誤差被合并成單個(gè)舍入誤差以允許快速運(yùn)行時(shí)操作，同時(shí)本文所使用的模擬模型被不斷更新以確保足夠的精度。因此，根據(jù)本發(fā)明的實(shí)施例，提供了用于模擬鎖相回路的模擬模型。模擬模型測量要被模擬的鎖相回路中數(shù)據(jù)信號的第一相位和參考時(shí)鐘信號的第二相位。模擬模型通過要被模擬的所述鎖相回路的鎖定檢測模塊的閾限函數(shù)對數(shù)據(jù)信號的所述第一相位進(jìn)行濾波，并且調(diào)整參考時(shí)鐘信號的所述第二相位以與濾波的所述數(shù)據(jù)信號的第一相位對齊。在一些實(shí)施例中，閾限函數(shù)仿真鎖相回路的低通濾波器。當(dāng)調(diào)整參考時(shí)鐘信號的第二相位時(shí)，模擬模型計(jì)算下一個(gè)數(shù)據(jù)邊沿的實(shí)際的到達(dá)時(shí)間與所述下一個(gè)數(shù)據(jù)邊沿的預(yù)測的到達(dá)時(shí)間之間的差?；谒?jì)算的差確定所述下一個(gè)數(shù)據(jù)邊沿是否有效之后，所述方法響應(yīng)于確定所述下一個(gè)數(shù)據(jù)邊沿是有效的，基于所計(jì)算的差更新所述預(yù)測模型。在一些實(shí)施例中，模擬模型響應(yīng)于確定所述下一個(gè)數(shù)據(jù)邊沿不是有效的，通知鎖定檢測模塊。在一些實(shí)施例中，模擬模型對數(shù)據(jù)信號和參考時(shí)鐘信號進(jìn)行濾波以去除抖動和PPM誤差。在模擬模型中，由具有上限邊界的舍入誤差表示抖動和PPM誤差，并且鎖定檢測模塊將舍入誤差與閾值相比較。在一些實(shí)施例中，模擬模型相對于所述參考時(shí)鐘信號計(jì)算所述數(shù)據(jù)信號中的滯后的量，并且基于所計(jì)算的滯后的量，將延遲施加到參考時(shí)鐘信號。滯后的量在鎖相回路的初始化期間被計(jì)算。附圖說明基于結(jié)合附圖考慮以下詳細(xì)描述，本發(fā)明的上面和其他優(yōu)勢將顯而易見，其中在整個(gè)附圖中相同的參考標(biāo)記指代相同的部分，并且其中：圖1示出根據(jù)本發(fā)明的實(shí)施例的第一變型的PLL的概念框圖；圖2示出根據(jù)本發(fā)明的實(shí)施例的第二變型的CDRPLL的示例性電路圖，在本文所描述的期望的模擬模型中模擬CDRPLL的示例性電路圖的行為和部件；圖3示出根據(jù)本發(fā)明的實(shí)施例的第三變型的可以被測量和/或校正的信號上存在的抖動；圖4示出被應(yīng)用于可以存在于本發(fā)明的實(shí)施例的第四變型的期望的模擬模型中的舍入誤差的閾限函數(shù)；圖5是根據(jù)本發(fā)明的實(shí)施例的用于模擬CDRPLL電路的方法的流程圖；以及圖6是采用使用本發(fā)明的方面配置的集成電路器件的示意性系統(tǒng)的簡化的框圖。具體實(shí)施方式圖1示出普通PLL100的概念框圖。如圖1所示進(jìn)行配置，PLL100包括相位頻率檢測器110、電荷泵120、低通濾波器130和電壓-頻率轉(zhuǎn)換器(VFC)170。VFC170進(jìn)一步包括偏置發(fā)生器140、電壓控制振蕩器150和輸出轉(zhuǎn)換器160。VFC170基于施加的信號132的電壓調(diào)整輸出信號162的頻率。輸出信號162被傳遞通過反饋分頻器180以作為輸入信號182被反饋給相位頻率檢測器110的輸入。在相位頻率檢測器110處，不斷地將輸入信號182與輸入信號102相比較。輸入信號182與輸入信號102之間的相位差被用于生成上升(up)信號112和下降(down)信號114，上升信號112和下降信號114調(diào)整到輸出信號122的電荷泵120?？梢圆捎玫屯V波器130以平滑輸出信號122中的變化，從而產(chǎn)生控制VFC170的信號132。實(shí)質(zhì)上，大多數(shù)PLL依賴如電路100中所示的負(fù)反饋回路用于在輸入信號102和輸入信號182之間進(jìn)行相位對齊，并且用于收斂到輸出信號162的穩(wěn)定頻率。圖2示出CDRPLL電路200的示例性電路圖，在本文中所描述的模擬模型的實(shí)施例中模擬了CDRPLL電路200的行為和部件。CDRPLL電路200包括繼電式(bang-bang)鑒相器(BBPD)210、電荷泵(CHGPMP)220、相位頻率檢測器(PFD)230、回路濾波器240、鎖定檢測器250和電壓控制振蕩器(VCO)260。CDRPLL電路200的主要功能是用于最小化以及消除參考時(shí)鐘信號和數(shù)據(jù)信號之間的相位偏移，并且將數(shù)據(jù)信號重新定時(shí)到參考時(shí)鐘信號。BBPD210基于參考時(shí)鐘信號和從數(shù)字反饋均衡器(DFE)和接收器時(shí)鐘數(shù)據(jù)恢復(fù)(RCDR)電路接收的數(shù)據(jù)信號之間的相位誤差的符號產(chǎn)生電荷泵電流212。CHGPMP220由來自RCDR電路的控制信號控制以利用電荷泵電流212來驅(qū)動回路濾波器240。回路濾波器240對電荷泵電流212進(jìn)行積分以產(chǎn)生控制電壓(Vctrl)242，然后，將控制電壓(Vctrl)242施加到VCO260以改變參考時(shí)鐘信號的相位和頻率。在一些實(shí)施例中，鎖定檢測器250生成PLL鎖定信號(例如，PFDMODE_LOCK)以指示CDRPLL中的參考時(shí)鐘信號和數(shù)據(jù)信號是否處于鎖定(即，PLL輸出時(shí)鐘是否是可用的)。事實(shí)上，多個(gè)信號噪聲和擾動源可以影響如上所述的CDRPLL電路200的時(shí)鐘合成性能。最重要的源中的兩個(gè)是PPM誤差和抖動。PPM誤差是指由于硬件中固有的系統(tǒng)誤差而導(dǎo)致的參考時(shí)鐘信號和數(shù)據(jù)信號之間的差。例如，具有0.001％誤差的振蕩器將使自振蕩器生成的時(shí)鐘每天幾乎偏差一秒。如果PPM誤差持續(xù)，并且收發(fā)器不能準(zhǔn)確地說明累積的PPM誤差，則最終將出現(xiàn)數(shù)據(jù)丟失。抖動是指其中信號事務(wù)偏離理論情況或理想情況的情況。這在圖3中進(jìn)行圖示，圖3示出信號上抖動的存在。在圖3中，信號300預(yù)期在邊沿350(相對于參考邊沿310)處以320或340的理想單元間隔觸發(fā)(flip)。然而，事實(shí)上，信號邊沿可以出現(xiàn)在位置330處。信號邊沿的預(yù)想不到的移位與其他信號變化諸如偏差(skew)或交叉耦合的噪聲一起常常被稱為抖動。CDRPLL電路200必須處理參考時(shí)鐘信號和數(shù)據(jù)信號兩者上的抖動。以下分析描述了根據(jù)本發(fā)明的模擬模型的某些實(shí)施例。如關(guān)于CDRPLL電路200討論的，在實(shí)際CDRPLL上有兩條路徑--數(shù)據(jù)信號路徑和參考時(shí)鐘路徑。在模擬中，兩條路徑可以被視為二進(jìn)制序列：其中二進(jìn)制序列D和C分別表示在數(shù)據(jù)信號路徑和參考時(shí)鐘路徑中的信號事務(wù)，并且tn是發(fā)生在dn和cn上的每個(gè)信號事務(wù)的時(shí)間戳。對于參考時(shí)鐘路徑C，所測量的時(shí)鐘周期可以被定義為：Tnc=tnc-tn-1c=T+ϵ]]>其中是測量的參考時(shí)鐘的時(shí)鐘周期，T是真實(shí)時(shí)鐘周期，并且ε是捕捉時(shí)鐘不精確性的誤差項(xiàng)。為了模擬，不精確項(xiàng)ε可以來自抖動、頻率漂移或簡單的數(shù)值誤差。類似地，在數(shù)據(jù)信號路徑(D)的情況下，因?yàn)榭梢噪S機(jī)地生成數(shù)據(jù)模式，所以數(shù)據(jù)信號邊沿和數(shù)據(jù)信號周期的定時(shí)是不可預(yù)測的。因此，容忍抖動和PPM誤差的CDRPLL電路模擬器可以被設(shè)計(jì)為從噪聲數(shù)據(jù)信號和參考時(shí)鐘信號中恢復(fù)校正的相位和頻率的濾波器。傳入的噪聲數(shù)據(jù)信號和參考時(shí)鐘信號的頻率和相位可以被測量如下：對于參考時(shí)鐘的頻率：對于數(shù)據(jù)的頻率和相位：以及Pnd=tnd-tn-1d]]>在測量參考時(shí)鐘的頻率Fc時(shí)，濾波器f被施加到測量的參考時(shí)鐘的周期，以便去除噪聲。在模擬期間，可以假設(shè)存在于參考時(shí)鐘信號中的噪聲遵循正態(tài)分布。因此，簡單的平均操作將以足夠的準(zhǔn)確度模擬穩(wěn)定的頻率如下：FnC=KΣk=n-Kk=n(tkc-tk-1c)---(1)]]>其中K是用于求平均所需的樣本的數(shù)量。注意(具有上標(biāo)中的大寫的C)表示實(shí)際值，并且Fc(具有上標(biāo)中的小寫的c)表示測量值的或瞬時(shí)值。本領(lǐng)域中的技術(shù)人員將理解，其他過濾方法也可以被應(yīng)用于此，用于模擬參考時(shí)鐘的頻率在測量數(shù)據(jù)信號的頻率Fd(還被稱為瞬時(shí)數(shù)據(jù)速率)和相位時(shí)，僅記錄最后一個(gè)數(shù)據(jù)邊沿的時(shí)間戳和數(shù)據(jù)事務(wù)的周期隨后，可以沿著數(shù)據(jù)信號路徑添加離群值(outlier)檢測器來模擬如圖1和圖2中所示的低通濾波器130或回路濾波器240的特性。離群點(diǎn)檢測器幫助消除異常數(shù)據(jù)信號，并且必要時(shí)進(jìn)行數(shù)據(jù)校正。因?yàn)閿?shù)據(jù)信號以固定數(shù)據(jù)速率FD(即，每單位時(shí)間有固定數(shù)量(m)的數(shù)據(jù)比特)到達(dá)，所以上面測量的數(shù)據(jù)事務(wù)周期應(yīng)該是最小數(shù)據(jù)周期的整數(shù)倍。也就是說，以下等式將成立：Pnd=m×1FD---(2)]]>其中m是非零整數(shù)(m＝1、2、3...)，m指示每個(gè)數(shù)據(jù)事務(wù)周期的數(shù)據(jù)比特的數(shù)量。在等式(2)中，僅被測量且是已知的。m和FD都是未知變量。然而，瞬時(shí)數(shù)據(jù)速率(Fd)應(yīng)該以一些小的誤差(δ)非常接近實(shí)際數(shù)據(jù)速率(FD)。因此，等式(2)可以被重寫為：m=Pnd(Fd+δ)=m′+Pndδ---(3)]]>其中m′是每個(gè)數(shù)據(jù)事務(wù)周期所測量的數(shù)據(jù)比特的數(shù)量。雖然在該等式中還有兩個(gè)未知變量(m和)，但是很容易估計(jì)兩者。m的值是整數(shù)，并且因此可以用以下舍入(rounding)運(yùn)算來估計(jì)：m=[m′]=[PndFd]---(4)]]>其中[]是數(shù)學(xué)舍入運(yùn)算符。的值通常是可以忽略不計(jì)的很小的變量。等式(3)將數(shù)據(jù)信號路徑和參考時(shí)鐘路徑之間的所有變化合攏(fold)成舍入誤差項(xiàng)并且作出的上限邊界將不會導(dǎo)致m′中的錯(cuò)誤的舍入運(yùn)算的隱式假設(shè)。在現(xiàn)實(shí)中，該假設(shè)在兩種情形下會變得無效。第一，當(dāng)異常數(shù)據(jù)邊沿出現(xiàn)在非常短的時(shí)間段內(nèi)時(shí)，可發(fā)生突發(fā)誤差。突發(fā)誤差將導(dǎo)致小的但導(dǎo)致非常大的δ。由此，舍入誤差項(xiàng)可以超過上限邊界從而使得舍入的m′的結(jié)果與m不同。第二，當(dāng)存在長的數(shù)據(jù)靜默時(shí)間段同時(shí)參考時(shí)鐘信號和數(shù)據(jù)信號之間的PPM誤差持續(xù)存在時(shí)，δ仍然是小的常數(shù)，但變得非常大。例如，因?yàn)橥ㄐ糯墟溌返膬蓚?cè)是完全相互獨(dú)立的，所以通信串行鏈路的兩側(cè)可以具有運(yùn)行在稍微不同的頻率上的時(shí)鐘。在長時(shí)間段內(nèi)沒有任何數(shù)據(jù)通信時(shí)，PLL頻率會漂移，并且最終失去鎖定(即，PLL鎖定信號指示解鎖狀態(tài))。通過如關(guān)于下面圖4所說明的閾限函數(shù)來解決上面兩種情形所產(chǎn)生的挑戰(zhàn)。圖4描述了應(yīng)用于可以存在于期望的模擬模型中的舍入誤差的閾限函數(shù)。在圖4中，0.25的閾限被用于確定期望的模擬模型如何響應(yīng)舍入誤差。當(dāng)項(xiàng)(即，舍入誤差)|m-m′|＜0.25時(shí)，誤差在正常范圍410內(nèi)，并且模擬將繼續(xù)。當(dāng)項(xiàng)超過閾限，鎖定檢測模塊諸如鎖定檢測器250將相應(yīng)地進(jìn)行響應(yīng)，并且放棄離群值數(shù)據(jù)點(diǎn)。在一些實(shí)施例中，當(dāng)2個(gè)連續(xù)超出閾限事件發(fā)生時(shí)，PLL鎖定將被丟失(即，PLL鎖定信號將指示解鎖條件)。在一些其他實(shí)施例中，很多m′會作為離群點(diǎn)430存在于超出閾限區(qū)域420中。這會指示在PLL初始化期間生成的混沌數(shù)據(jù)，并且不能依賴在該時(shí)間段內(nèi)的信號。閾值(0.25)的選擇是基于低通濾波器130或回路濾波器240的通頻帶，并且可以是如由本領(lǐng)域中的普通技術(shù)人員所理解的任何其他值。一旦PLL變得穩(wěn)定，瞬時(shí)數(shù)據(jù)速率將變得相對穩(wěn)定。類似于如應(yīng)用于等式(1)中所示的參考時(shí)鐘的頻率測量中的求平均操作，也可以采用加權(quán)求平均操作來去除數(shù)據(jù)信號路徑中的噪聲：FnD=Σk=n-Kk=nαk[PkdFd]Pkd---(4)]]>其中αk是遵循的預(yù)定義的權(quán)重。顯然，在其中的特殊情況下，等式(4)變成求平均的非加權(quán)版本?，F(xiàn)實(shí)中，實(shí)現(xiàn)將更多權(quán)重放置在最近測量上的方案是有利的，這是因?yàn)檫@樣的方案將允許模擬變得對最新的改變更敏感?；谒查g運(yùn)行時(shí)間和準(zhǔn)確度要求來選擇上面的求平均方案。技術(shù)人員將理解，其他加權(quán)和求平均方案可適用于本文。從如在等式(1)和等式(4)中所定義的和的角度看，可以成功地恢復(fù)并模擬參考時(shí)鐘路徑的頻率和該數(shù)據(jù)信號路徑的頻率。剩余的任務(wù)是實(shí)行相位對齊，這用于確保生成的時(shí)鐘信號可以跟蹤數(shù)據(jù)邊沿，并且優(yōu)選地總是在數(shù)據(jù)眼圖(eye)的中點(diǎn)處對數(shù)據(jù)信號采樣。以下討論說明了如何根據(jù)本發(fā)明的一些實(shí)施例實(shí)施相位對齊。假設(shè)由定義參考時(shí)鐘路徑和數(shù)據(jù)信號路徑兩者上的最小通信間隔，其中是和兩者的期望數(shù)據(jù)速率(即，理想數(shù)據(jù)速率)。在理想的情況下，數(shù)據(jù)信號路徑和參考時(shí)鐘路徑可以被公式化為如下：D=f(iT+Δ)C=g(jT)---(5)]]>其中i和j是整數(shù)。f(t)和g(t)兩者是在特定時(shí)間t處觸發(fā)的二元函數(shù)，并且Δ是數(shù)據(jù)信號路徑攜帶的固定的滯后量?，F(xiàn)實(shí)中，需要考慮抖動、失真和其他系統(tǒng)級的不準(zhǔn)確(諸如通信串行鏈路的兩側(cè)上的獨(dú)立的時(shí)鐘)。因此，等式(5)變成：D=f(i/FD+Δ+θ)C=g(j/FC)---(6)]]>其中θ是出現(xiàn)在數(shù)據(jù)事務(wù)中的相位失真。目標(biāo)是調(diào)整C的相位，使得它的邊沿總是與D對齊。在根據(jù)本發(fā)明的實(shí)施例的模型中，將在兩個(gè)階段中完成該目標(biāo)，這兩個(gè)階段分別對應(yīng)于減少Δ和θ。在參考時(shí)鐘信號和數(shù)據(jù)信號兩者穩(wěn)定(其根據(jù)如關(guān)于圖4所圖示的m的變化的描述發(fā)生)之后，在初始化CDRPLL模型時(shí)完成Δ的計(jì)算。通過測量參考時(shí)鐘信號和數(shù)據(jù)信號之間的滯后量，固定的延遲量可以被施加到所生成的參考時(shí)鐘信號。這將致使參考時(shí)鐘信號和數(shù)據(jù)信號大致彼此對齊。為了進(jìn)一步改進(jìn)對齊，可以采用預(yù)測-調(diào)整方案來增強(qiáng)CDRPLL模型的數(shù)據(jù)跟蹤能力。這種額外的測量對于高數(shù)據(jù)速率應(yīng)用來說尤為重要，其中誤差的界限更加嚴(yán)格。CDRPLL沒有關(guān)于下一個(gè)數(shù)據(jù)邊沿將何時(shí)到達(dá)的信息。然而，可以依賴數(shù)據(jù)信號的期望行為的先驗(yàn)知識用于進(jìn)行統(tǒng)計(jì)分析。以下討論說明當(dāng)接收到數(shù)據(jù)信號的新測量時(shí)期望的模擬模型實(shí)行的步驟。在一些實(shí)施例中，卡爾曼濾波器可以被用于該目的。1.預(yù)測在處理每個(gè)數(shù)據(jù)信號邊沿結(jié)束時(shí)，期望的模擬模型預(yù)測何時(shí)下一個(gè)數(shù)據(jù)邊沿最有可能會出現(xiàn)。在其最簡單的形式中，可以通過將T添加到當(dāng)前時(shí)間并且使用結(jié)果作為下一個(gè)數(shù)據(jù)邊沿的預(yù)測來實(shí)施該預(yù)測。該簡單的預(yù)測方案在無噪聲的環(huán)境中將是合理的。現(xiàn)實(shí)中，除T之外，可以將是最后K個(gè)預(yù)測誤差的加權(quán)和的小的校正項(xiàng)添加到預(yù)測方案來完成該步驟。2.比較在檢測新的數(shù)據(jù)信號邊沿時(shí)，相位比較器將新的數(shù)據(jù)信號邊沿的相位與該預(yù)測相比較，并且確定新的數(shù)據(jù)信號是否是有效的數(shù)據(jù)事務(wù)。如果測量的相位偏離預(yù)測的相位T較大，則將通知鎖定檢測模塊諸如鎖定檢測250。如果測量的相位在可接受的范圍內(nèi)，則記錄最新的預(yù)測誤差。3.更新模型只要被建模的CDRPLL仍然被鎖定，上述預(yù)測方案就可以被不斷地更新。類似地，將基于最新的預(yù)測誤差來監(jiān)視和調(diào)整預(yù)測誤差分布。以該方式，用后統(tǒng)計(jì)數(shù)據(jù)時(shí)常更新預(yù)測方案，以便說明慢的改變諸如時(shí)鐘漂移(如上面結(jié)合等式(3)和等式(4)所描述的)。圖5中圖示了根據(jù)本發(fā)明的實(shí)施例的方法500。在510處，在鎖相回路中測量數(shù)據(jù)信號的第一相位和參考時(shí)鐘信號的第二相位。在520處，數(shù)據(jù)信號的第一相位由鎖定檢測模塊的閾限函數(shù)進(jìn)行濾波。在530處，參考時(shí)鐘信號的第二相位被調(diào)整以與所濾波的數(shù)據(jù)信號的第一相位對齊。在532處，基于預(yù)測模型，預(yù)測數(shù)據(jù)信號的下一個(gè)數(shù)據(jù)邊沿的到達(dá)時(shí)間。在534處，計(jì)算數(shù)據(jù)信號的下一個(gè)數(shù)據(jù)邊沿的實(shí)際的到達(dá)時(shí)間與數(shù)據(jù)信號的下一個(gè)數(shù)據(jù)邊沿的預(yù)測的到達(dá)時(shí)間之間的差。在536處，基于所計(jì)算的差，更新預(yù)測模型，并且該模擬在連續(xù)回路上從532運(yùn)行到536。在540處，相對于參考時(shí)鐘信號計(jì)算數(shù)據(jù)信號中的滯后量，并且基于所計(jì)算的滯后量，將延遲施加到參考時(shí)鐘信號。因此，可以看出，已經(jīng)提供了用于模擬時(shí)鐘數(shù)據(jù)恢復(fù)鎖相回路的系統(tǒng)和方法。圖6圖示了數(shù)據(jù)處理系統(tǒng)600內(nèi)包括基于本文所描述的模型而設(shè)計(jì)或配置的電路的實(shí)施例的電路或其他器件602。在實(shí)施例中，集成電路或器件602可以是集成電路、專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)、專用集成電路(ASIC)、可編程邏輯器件(PLD)(包括現(xiàn)場可編程門陣列(FPGA)、全定制芯片或?qū)Ｓ眯酒?。在一些實(shí)施例中，元件602基于本文所描述的模擬方法可以被設(shè)計(jì)或配置作為PLL100或CDRPLL電路200。數(shù)據(jù)處理系統(tǒng)600可以包括以下部件中的一個(gè)或多個(gè)：電路602、處理器606、存儲器608、I/O電路610和外圍設(shè)備612。這些部件通過系統(tǒng)總線或其他互連620連接在一起，并且被組裝在包含在終端用戶系統(tǒng)640中的電路板630上。系統(tǒng)600可以被用于各種各樣的應(yīng)用中，諸如，通信、計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、使用儀器、視頻處理、數(shù)字信號處理或其中期望使用可編程或可重新編程邏輯的優(yōu)勢的任何其他應(yīng)用。電路602可以被用于進(jìn)行各種不同的邏輯功能。在一些實(shí)施例中，電路602可以被配置為與處理器606協(xié)調(diào)工作的處理器或控制器。電路602還可以被用作用于仲裁訪問系統(tǒng)600中的共享資源的仲裁器。在另一個(gè)示例中，電路602可以被配置為處理器606和系統(tǒng)600中其他部件中的一個(gè)之間的接口。應(yīng)當(dāng)注意的是，系統(tǒng)600僅是示例性的，并且應(yīng)該由隨附權(quán)利要求指出本發(fā)明的真正的保護(hù)范圍和精神。雖然在上面發(fā)明中的部件被描述為彼此連接，但可替代地它們可能通過它們之間的其他部件彼此連接。應(yīng)當(dāng)理解，上述僅是本發(fā)明的原理的說明，并且在不脫離本發(fā)明的范圍和精神的情況下，可以由本領(lǐng)域中的技術(shù)人員作出各種改變。本領(lǐng)域中的技術(shù)人員將認(rèn)識到，可以通過除了所描述的實(shí)施例之外的實(shí)施例來實(shí)踐本發(fā)明，所描述的實(shí)施例僅是為了說明而不是限制，并且本發(fā)明僅由隨附權(quán)利要求來限定。本發(fā)明中所示的實(shí)施例可以節(jié)省功率和面積，并且這樣做，還可以提高性能。雖然可以很容易測量這些量，但是本發(fā)明中所示的實(shí)施例內(nèi)的特定電路的個(gè)體貢獻(xiàn)可能難以與在其上實(shí)現(xiàn)電路的任何器件或芯片上的其他電路的貢獻(xiàn)分離。交互式接口應(yīng)用和/或用于本文所描述的任何實(shí)施例的電路設(shè)計(jì)的布局或使用的任何指令可以在計(jì)算機(jī)可讀介質(zhì)上進(jìn)行編碼。計(jì)算機(jī)可讀介質(zhì)包括任何能夠儲存數(shù)據(jù)的介質(zhì)。計(jì)算機(jī)可讀介質(zhì)可以是暫時(shí)的，包括但不限于傳播電子或電磁信號，或者計(jì)算機(jī)可讀介質(zhì)可以是非暫時(shí)的，包括但不限定于易失性和非易失性計(jì)算機(jī)存儲器或儲存設(shè)備諸如硬盤、軟盤、USB驅(qū)動、DVD、CD、介質(zhì)卡、寄存器存儲器、固態(tài)存儲器、處理器緩存、隨機(jī)存取存儲器(“RAM”)等。應(yīng)當(dāng)理解，上述僅是本發(fā)明的原理的說明，并且在不偏離本發(fā)明的范圍和精神的情況下，可以由本領(lǐng)域中的這些技術(shù)人員作出各種改變，并且本發(fā)明僅由隨附權(quán)利要求進(jìn)行限定。例如，本文已經(jīng)討論的各種發(fā)明的方面可以或者在某些實(shí)施例中全部一起被使用，或者其他實(shí)施例可以僅采用發(fā)明的方面中的一個(gè)或多個(gè)(但少于全部)。并且如果采用發(fā)明的方面中的多個(gè)(但少于全部)，則其可以涉及采用發(fā)明的方面的任何組合。作為可能的修改的另一個(gè)示例，在整個(gè)本發(fā)明中，提出了在控制器中使用特定數(shù)量的部件。這些特定的數(shù)量僅是示例，并且如果需要，可以替代地使用其他合適的參數(shù)值。當(dāng)前第1頁1 2 3