本公開涉及通過用脈寬調(diào)制(PWM)方法執(zhí)行開關(guān)操作來控制輸出電壓的開關(guān)電源裝置和用在開關(guān)電源裝置中的PWM信號(hào)生成器。

背景技術(shù)：

在使用諸如晶體管的開關(guān)元件執(zhí)行開關(guān)操作來控制輸出電壓的開關(guān)電源裝置中，執(zhí)行占空比(即開關(guān)元件的導(dǎo)通時(shí)段與開關(guān)元件的開關(guān)周期之比)的可變控制來控制輸出電壓，使其是恒定的。

生成用于執(zhí)行PWM控制的PWM信號(hào)的裝置被分類為模擬型和數(shù)字型。在JP-A-2004-343395和JP-A-2006-527569中描述了數(shù)字型PWM信號(hào)生成器的示例。

JP-A-2004-343395描述了一種PWM信號(hào)生成器，該P(yáng)WM信號(hào)生成器使用包括級(jí)聯(lián)連接的多個(gè)差分緩沖器的環(huán)形振蕩器來生成PWM信號(hào)，其中延遲時(shí)間的分辨率對(duì)應(yīng)于差分緩沖器的一級(jí)。

JP-A-2006-527569描述了一種PWM信號(hào)生成器，該P(yáng)WM信號(hào)生成器包括串聯(lián)連接的多個(gè)電壓控制緩沖器和控制各電壓控制緩沖器的延遲時(shí)間使其恒定的延遲鎖定環(huán)(DLL)。

技術(shù)實(shí)現(xiàn)要素：

在JP-A-2004-343395中描述的PWM信號(hào)生成器中，由于PVT(工藝、電壓和溫度)的影響，導(dǎo)致差分緩沖器的延遲時(shí)間變化。因此，使用環(huán)形振蕩器的輸出信號(hào)作為時(shí)鐘的計(jì)數(shù)器的時(shí)鐘頻率也將可能變化，因此，開關(guān)周期或占空比的分辨率將變成不期望的值。

可考慮，在JP-A-2004-343395中描述的PWM信號(hào)生成器中使用諸如JP-A-2006-527569中描述的裝置中的DLL電路。然而，添加DLL電路造成電路規(guī)模增大。同時(shí)，因?yàn)橛捎诎雽?dǎo)體制造工藝改變而導(dǎo)致需要重新設(shè)計(jì)DLL電路，所以設(shè)計(jì)成本會(huì)增加。當(dāng)使用DLL電路時(shí)，擔(dān)心有諸如最低操作時(shí)鐘頻率、設(shè)置次序的許多限制。

本公開是在考慮到以上提到情形的情況下作出的，將提供一種PWM信號(hào)生成器和包括該P(yáng)WM信號(hào)生成器的開關(guān)電源裝置，該P(yáng)WM信號(hào)生成器能夠防止電路規(guī)模或設(shè)計(jì)成本增加，并且以期望的分辨率生成PWM信號(hào)。

本公開的一種PWM信號(hào)生成器包括：延遲電路單元，其包括串聯(lián)連接的多個(gè)延遲元件，所述多個(gè)延遲元件之中的最終級(jí)的延遲元件的輸出端子和所述多個(gè)延遲元件之中的初級(jí)的延遲元件的輸入端子彼此連接；選擇器，其基于數(shù)字值，選擇所述多個(gè)延遲元件的輸出信號(hào)中的任一個(gè)；PWM信號(hào)輸出單元，其基于所述選擇器選擇的輸出信號(hào)來輸出PWM信號(hào)；延遲量檢測器，其檢測由于所述延遲電路單元而導(dǎo)致的信號(hào)延遲量；以及數(shù)字值生成器，其通過基于所述延遲量檢測器檢測到的延遲量校正預(yù)定數(shù)據(jù)來生成所述數(shù)字值。

一種開關(guān)電源裝置包括：開關(guān)元件；上述的PWM信號(hào)生成器；以及PWM控制單元，其基于所述PWM信號(hào)生成器所生成的PMW信號(hào)來控制所述開關(guān)元件。

根據(jù)本公開，可以提供能夠防止電路規(guī)?；蛟O(shè)計(jì)成本增加并且以期望分辨率生成PWM信號(hào)的PWM信號(hào)生成器和包括該P(yáng)WM信號(hào)生成器的開關(guān)電源裝置。

附圖說明

根據(jù)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，本公開的以上和額外特征和特性將變得更清楚，其中：

圖1是示意性示出根據(jù)本公開的實(shí)施方式的用于開關(guān)電源裝置的PWM信號(hào)生成器的構(gòu)造的電路圖；

圖2是示出圖1中示出的PWM信號(hào)生成器的PWM信號(hào)輸出單元的操作的時(shí)序圖；以及

圖3是具體示出圖1中示出的PWM信號(hào)生成器的硬件校正電路的構(gòu)造的電路圖。

具體實(shí)施方式

下文中，將參照附圖描述本公開的實(shí)施方式。

圖1是示意性示出根據(jù)本公開的實(shí)施方式的用于開關(guān)電源裝置的PWM信號(hào)生成器100的構(gòu)造的電路圖。開關(guān)電源裝置包括諸如MOSFET的開關(guān)元件和基于PWM信號(hào)生成器100所生成的PWM信號(hào)來控制開關(guān)元件的PWM控制單元。

PWM信號(hào)生成器100包括延遲電路單元20、PWM信號(hào)輸出單元30、硬件校正單元40、計(jì)數(shù)器4、比較器5A、選擇器5B、與(AND)電路5C、比較器6A、選擇器6B和與電路6C。

延遲電路單元20包括具有串聯(lián)連接的多個(gè)(在圖1中示出的示例中，2ⁿ個(gè)(其中，n是等于或大于1的自然數(shù)))延遲元件3的延遲元件組、與電路2和或(OR)電路1。各延遲元件3是以預(yù)定時(shí)間的延遲輸出輸入信號(hào)并且采用一般的緩沖器等的元件。

延遲元件組的最終級(jí)的延遲元件3的輸出端子連接到計(jì)數(shù)器4的輸入端子和或電路1的兩個(gè)輸入端子中的一個(gè)輸入端子。

從控制整個(gè)開關(guān)電源裝置的系統(tǒng)控制單元(未示出)向或電路1的兩個(gè)輸入端子中的另一個(gè)輸入端子輸入脈沖信號(hào)?；螂娐?的輸出端子連接到與電路2的兩個(gè)輸入端子中的一個(gè)輸入端子。

從系統(tǒng)控制單元向與電路2的兩個(gè)輸入端子中的另一個(gè)輸入端子輸入用于啟動(dòng)延遲電路單元20的操作的使能信號(hào)。與電路2的輸出端子連接到延遲元件組的初級(jí)的延遲元件3的輸入端子。

當(dāng)在使能信號(hào)處于高電平的狀態(tài)下向或電路1輸入開始脈沖信號(hào)時(shí)，響應(yīng)于這個(gè)脈沖信號(hào)的上升，隨著脈沖信號(hào)的上升，或電路1的輸出變?yōu)楦唠娖讲⑶遗c電路2的輸出變?yōu)楦唠娖剑虼嗣}沖信號(hào)被輸入延遲元件組。開始脈沖信號(hào)只被輸入或電路1一次，然后變成低電平。

延遲元件組延遲各延遲端子3中的脈沖信號(hào)。從延遲元件組的最終級(jí)的延遲元件3輸出的脈沖信號(hào)被輸入或電路1，或電路1的輸出變?yōu)楦唠娖?，并且從與電路2輸出脈沖信號(hào)。因此，脈沖信號(hào)在延遲電路單元20中循環(huán)。

計(jì)數(shù)器4對(duì)從延遲元件組的最終級(jí)的延遲元件3輸出的脈沖信號(hào)進(jìn)行計(jì)數(shù)，從而對(duì)脈沖信號(hào)在延遲電路單元20中循環(huán)一次的周期進(jìn)行計(jì)數(shù)。計(jì)數(shù)器4計(jì)數(shù)得到的計(jì)數(shù)值被輸入硬件校正電路40、比較器5A和比較器6A。

即使當(dāng)延遲電路單元20中的包括與電路2和2ⁿ個(gè)延遲元件3的所有元件中的任何元件的輸出信號(hào)被輸入計(jì)數(shù)器4時(shí)，也能夠?qū)χ芷谶M(jìn)行計(jì)數(shù)。

延遲元件組中的延遲元件3的輸出端子連接到選擇器5B的輸入端子和選擇器6B的輸入端子。

硬件校正電路40所生成的數(shù)字值的占空比比較值CMPd的低序n位被輸入選擇器5B。占空比比較值CMPd是用于確定開關(guān)元件的導(dǎo)通時(shí)段的長度的信息。

選擇器5B基于輸入的占空比比較值CMPd的低序n位，選擇并且輸出延遲元件組的2ⁿ個(gè)延遲元件3的輸出信號(hào)中的任一個(gè)。選擇器5B的輸出端子連接到與電路5C的兩個(gè)輸入端子中的一個(gè)。

比較器5A的輸出端子連接到與電路5C的兩個(gè)輸入端子中的另一個(gè)。當(dāng)比較器5A的輸出變?yōu)楦唠娖綍r(shí)，與電路5C將選擇器5B所選擇的信號(hào)作為占空比事件脈沖輸出到PWM信號(hào)輸出單元30。

計(jì)數(shù)器4的輸出信號(hào)和占空比比較值CMPd的高序位被輸入比較器5A。比較器5A將輸入比較器的計(jì)數(shù)器4的輸出信號(hào)與占空比比較值CMPd的高序位進(jìn)行比較，并且當(dāng)二者彼此相等時(shí)將高電平信號(hào)輸出到與電路5C。

硬件校正電路40所生成的數(shù)字值的周期比較值CMPp的低序n位被輸入選擇器6B。周期比較值CMPp是用于確定開關(guān)元件的導(dǎo)通時(shí)段的開始時(shí)間的信息。

選擇器6B根據(jù)輸入的周期比較值CMPp的低序n位，選擇并且輸出延遲元件組的2ⁿ個(gè)延遲元件3的輸出信號(hào)中的任一個(gè)。選擇器6B的輸出端子連接到與電路6C的兩個(gè)輸入端子中的一個(gè)。

比較器6A的輸出端子連接到與電路6C的兩個(gè)輸入端子中的另一個(gè)。當(dāng)比較器6A的輸出變?yōu)楦唠娖綍r(shí)，與電路6C將選擇器6B所選擇的信號(hào)作為周期事件脈沖輸出到PWM信號(hào)輸出單元30。

計(jì)數(shù)器4的輸出信號(hào)和周期比較值CMPp的高序位被輸入比較器6A。比較器6A將輸入比較器的計(jì)數(shù)器4的輸出信號(hào)與周期比較值CMPp的高序位進(jìn)行比較，并且當(dāng)二者彼此相等時(shí)將高電平信號(hào)輸出到與電路6C。

PWM信號(hào)輸出單元30輸出響應(yīng)于周期事件脈沖的上升而上升并且響應(yīng)于占空比事件脈沖的上升而下降的PWM信號(hào)。具體地，PWM信號(hào)輸出單元30包括與電路7、與電路8、或電路9、與電路10、與電路11、或電路12和RS型觸發(fā)器13。

與電路6C的輸出信號(hào)(周期事件脈沖)和來自系統(tǒng)控制單元的周期事件端子電平設(shè)置信號(hào)被輸入與電路7的輸入端子。

與電路5C的輸出信號(hào)(占空比事件脈沖)和來自系統(tǒng)控制單元的占空比事件端子電平設(shè)置信號(hào)被輸入與電路8的輸入端子。

與電路6C的輸出信號(hào)(周期事件脈沖)和周期事件端子電平設(shè)置信號(hào)的反轉(zhuǎn)信號(hào)被輸入與電路10的輸入端子。

與電路5C的輸出信號(hào)(占空比事件脈沖)和占空比事件端子電平設(shè)置信號(hào)的反轉(zhuǎn)信號(hào)被輸入與電路11的輸入端子。

與電路7的輸出信號(hào)和與電路8的輸出信號(hào)被輸入或電路9?；螂娐?的輸出端子連接到RS型觸發(fā)器13的設(shè)置端子S。

與電路10的輸出信號(hào)和與電路11的輸出信號(hào)被輸入或電路12?；螂娐?2的輸出端子連接到RS型觸發(fā)器13的重置端子。

圖2是示出圖1中示出的PWM信號(hào)生成器100的PWM信號(hào)輸出單元30的操作的時(shí)序圖。圖2示出周期事件端子電平被設(shè)置成1(高電平)并且占空比事件端子電平被設(shè)置成0(低電平)的情況。

如圖2中所示，當(dāng)周期事件脈沖變成高電平時(shí)，與電路7的輸出變?yōu)楦唠娖剑螂娐?的輸出變?yōu)楦唠娖?，RS型觸發(fā)器13變?yōu)樵O(shè)置狀態(tài)，PWM信號(hào)上升。然后，當(dāng)占空比事件脈沖變?yōu)楦唠娖綍r(shí)，與電路11的輸出變?yōu)楦唠娖?，或電?2的輸出變?yōu)楦唠娖?，RS型觸發(fā)器13被重置，PWM信號(hào)下降。以此方式，基于周期事件脈沖和占空比事件脈沖來生成PWM信號(hào)。

圖3是具體示出圖1中示出的PWM信號(hào)生成器100的硬件校正電路40的構(gòu)造的電路圖。

硬件校正電路40包括延遲量檢測器40A和數(shù)字值生成器40B。

延遲量檢測器40A是由硬件構(gòu)成的用于檢測由于延遲電路單元20而導(dǎo)致的信號(hào)延遲量的電路。

具體地，延遲量檢測器40A包括測量周期計(jì)數(shù)器41、基準(zhǔn)值寄存器42、測量值寄存器43和減法器44。

根據(jù)基準(zhǔn)時(shí)鐘，測量周期計(jì)數(shù)器41針對(duì)每個(gè)單位時(shí)段將采集信號(hào)輸出到基準(zhǔn)值寄存器42和測量值寄存器43。

測量值寄存器43是保持在輸入采集信號(hào)的輸入時(shí)間處計(jì)數(shù)器4的計(jì)數(shù)值的第一寄存器。

當(dāng)輸入采集信號(hào)時(shí)，基準(zhǔn)值寄存器42是保持恰好在該輸入時(shí)間之前的輸入采集信號(hào)的輸入時(shí)間處計(jì)數(shù)器4的計(jì)數(shù)值的第二寄存器。也就是說，輸入采集信號(hào)的第一時(shí)間處的計(jì)數(shù)值被保持在測量值寄存器43中，第一時(shí)間之前單位時(shí)段的第二時(shí)間處的計(jì)數(shù)值被保持在基準(zhǔn)值寄存器42中。

減法器44從測量值寄存器43中保持的計(jì)數(shù)值中減去基準(zhǔn)值寄存器42中保持的計(jì)數(shù)值。減法結(jié)果(計(jì)數(shù)值(A))是計(jì)數(shù)器4在單位時(shí)段內(nèi)計(jì)數(shù)得到的計(jì)數(shù)值。減法器44的輸出值是延遲電路單元20在單位時(shí)段內(nèi)延遲的時(shí)間(延遲量)。以此方式，延遲量檢測器40A檢測減法器44的輸出值作為由于延遲電路單元20而導(dǎo)致的信號(hào)延遲量。

數(shù)字值生成器40B是由硬件構(gòu)成的用于基于計(jì)數(shù)值(A)即延遲量檢測器40A檢測到的延遲量來校正預(yù)定數(shù)據(jù)(周期比較值CMPpo)從而生成周期比較值CMPp和占空比比較值CMPd的電路。

具體地，數(shù)字值生成器40B包括除法器45、乘法器46、乘法器47和比較值生成器48。

減法器44的輸出值(計(jì)數(shù)值(A))和預(yù)定的計(jì)數(shù)期待值(C)被輸入除法器45。計(jì)數(shù)期待值(C)是延遲電路單元20的延遲量的設(shè)計(jì)值，并且作為對(duì)應(yīng)于周期比較值CMPpo的設(shè)置值的周期設(shè)置值和占空比設(shè)置值是基于該設(shè)計(jì)值預(yù)先確定的并且被存儲(chǔ)在PWM信號(hào)生成器100的存儲(chǔ)單元(未示出)中。

除法器45將計(jì)數(shù)值(A)除以計(jì)數(shù)期待值(C)并且輸出除法結(jié)果作為校正系數(shù)。除法器45由硬件構(gòu)成。

計(jì)數(shù)期待值(C)不受特別限制，但是優(yōu)選地，計(jì)數(shù)期待值被設(shè)置成2^k，其中，k是等于或大于1的自然數(shù)。通過將計(jì)數(shù)期待值(C)設(shè)置成2^k，能夠通過將計(jì)數(shù)值(A)向右移位k位來實(shí)現(xiàn)計(jì)數(shù)值(A)/計(jì)數(shù)期待值(C)的計(jì)算。也就是說，由于除法器45能夠由簡單的位移位器(移位器)構(gòu)成，因此可以簡化硬件校正電路40的構(gòu)造。

從除法器45輸出的校正系數(shù)和存儲(chǔ)在存儲(chǔ)單元中的周期設(shè)置值被輸入乘法器46。乘法器46通過將校正系數(shù)乘以周期設(shè)置值來生成校正后周期設(shè)置值DOUTp。

從除法器45輸出的校正系數(shù)和存儲(chǔ)在存儲(chǔ)單元中的占空比設(shè)置值被輸入乘法器47。乘法器47通過將校正系數(shù)乘以占空比設(shè)置值來生成校正后占空比設(shè)置值DOUTd。

比較值生成器48通過將從乘法器46輸出的周期設(shè)置值DOUTp和從存儲(chǔ)單元讀取的對(duì)應(yīng)于周期設(shè)置值的周期比較值CMPpo相加來生成周期比較值CMPp。比較值生成器48通過將從乘法器47輸出的占空比設(shè)置值DOUTd與所生成的周期比較值CMPp相加來生成占空比比較值CMPd。

在數(shù)字值生成器40B中，可顛倒除法器45和乘法器46、47的位置。也就是說，可通過使乘法器46將計(jì)數(shù)值(A)與周期設(shè)置值相乘并且使除法器45將所得值除以計(jì)數(shù)期待值(C)來計(jì)算周期設(shè)置值DOUTp。類似地，可通過使乘法器47將計(jì)數(shù)值(A)與占空比設(shè)置值相乘并且使除法器45將所得值除以計(jì)數(shù)期待值(C)來計(jì)算占空比設(shè)置值DOUTd。當(dāng)使用位移位器作為除法器45時(shí)，有可能將由于向右移位k位而出現(xiàn)低序位的舍入誤差，但是通過像這樣提前進(jìn)行乘法，能夠最小化由于這個(gè)誤差而導(dǎo)致的周期設(shè)置值和占空比設(shè)置值的計(jì)算誤差。

在具有這個(gè)構(gòu)造的PWM信號(hào)生成器100中，由于延遲電路單元20而導(dǎo)致的信號(hào)延遲量被設(shè)計(jì)成期望值，但是延遲量可由于PVT的影響而偏離期望值。延遲量與設(shè)計(jì)值的偏差計(jì)算為硬件校正電路40的延遲量檢測器40A針對(duì)各單位時(shí)段的計(jì)數(shù)值(A)?；谛Ｕ禂?shù)即計(jì)數(shù)值(A)與計(jì)數(shù)期待值(C)之比來酌情校正周期比較值CMPpo，并且周期比較值CMPp和占空比比較值CMPd被酌情校正。

因此，能夠通過校正周期比較值CMPp和占空比比較值CMPd來吸收由于延遲電路單元20而導(dǎo)致的信號(hào)延遲量的偏差，因此可以在保持期望周期和期望占空比的同時(shí)，實(shí)現(xiàn)PWM信號(hào)的分辨率增加。

在PWM信號(hào)生成器100中，不檢測延遲電路單元20的各個(gè)延遲元件3的延遲程度與設(shè)計(jì)值的偏差，但檢測延遲電路單元20整體的延遲量與設(shè)計(jì)值的偏差。以此方式，由于不必檢測各個(gè)延遲元件3的延遲程度的偏差，因此可以簡化裝置，從而減少制造成本。

在PWM信號(hào)生成器100中，延遲電路單元20的延遲元件3能夠由簡單的緩沖器構(gòu)成。因此，相比于使用電壓控制緩沖器或差分緩沖器的相關(guān)技術(shù)，可以減少PWM信號(hào)生成器100的制造成本。不同于相關(guān)技術(shù)，不必使用DLL電路。因此，可以減少設(shè)計(jì)成本并且減少對(duì)最低時(shí)鐘頻率、設(shè)置次序等的限制。

在PWM信號(hào)生成器100中，用硬件而非軟件實(shí)施延遲量檢測器40A和數(shù)字值生成器40B。因此，不必增強(qiáng)開關(guān)電源裝置的系統(tǒng)控制單元(CPU)的處理能力，因此可以防止電源裝置的成本增加。

在PWM信號(hào)生成器100中，硬件校正電路40能夠基于基準(zhǔn)時(shí)鐘與除了硬件校正電路40外的部分異步進(jìn)行操作。因此，可以有助于設(shè)計(jì)開關(guān)電源裝置。

雖然以上已經(jīng)參照具體實(shí)施方式描述了本公開，但實(shí)施方式不只是示例并且能夠在不脫離本公開主旨的情況下以各種形式進(jìn)行修改。

例如，用硬件構(gòu)造硬件校正電路40，但可用軟件實(shí)施硬件校正電路40的功能。

在考慮到因延遲電路單元20中包括的或電路1和與電路2的信號(hào)延遲時(shí)間的情況下，延遲元件組中包括的延遲元件3的數(shù)量可減少1個(gè)，可被設(shè)置成2ⁿ-1。通過將因或電路1和與電路2的信號(hào)延遲時(shí)間設(shè)置成與延遲元件3的延遲時(shí)間相同，可以有助于設(shè)計(jì)周期比較值或占空比比較值。

延遲量檢測器40A針對(duì)每個(gè)單位時(shí)段執(zhí)行檢測延遲量的處理，但在執(zhí)行檢測延遲量的處理之后下一次執(zhí)行檢測處理之前的時(shí)段可被設(shè)置成充分長并且可在比單位時(shí)段充分長的時(shí)段內(nèi)執(zhí)行檢測延遲量的處理。通過針對(duì)每個(gè)預(yù)定時(shí)段校正周期比較值CMPp和占空比比較值CMPd，可以精確地執(zhí)行PWM控制。

如上所述，本說明書公開了以下內(nèi)容。

所公開的PWM信號(hào)生成器包括：延遲電路單元，其包括串聯(lián)連接的多個(gè)延遲元件，所述多個(gè)延遲元件之中的最終級(jí)的延遲元件的輸出端子和所述多個(gè)延遲元件之中的初級(jí)的延遲元件的輸入端子彼此連接；選擇器，其基于數(shù)字值，選擇所述多個(gè)延遲元件的輸出信號(hào)中的任一個(gè)；PWM信號(hào)輸出單元，其基于所述選擇器選擇的所述輸出信號(hào)來輸出PWM信號(hào)；延遲量檢測器，其檢測由于所述延遲電路單元而導(dǎo)致的信號(hào)延遲量；以及數(shù)字值生成器，其通過基于所述延遲量檢測器檢測到的延遲量校正預(yù)定數(shù)據(jù)來生成所述數(shù)字值。

所公開的所述PWM信號(hào)生成器還可包括計(jì)數(shù)器，所述計(jì)數(shù)器對(duì)從所述多個(gè)延遲元件之中的任何延遲元件輸出的脈沖信號(hào)進(jìn)行計(jì)數(shù)，其中，所述延遲量檢測器檢測所述計(jì)數(shù)器在單位時(shí)段內(nèi)計(jì)數(shù)得到的計(jì)數(shù)值作為延遲量。

在所公開的所述PWM信號(hào)生成器中，所述數(shù)字值生成器可通過基于所述計(jì)數(shù)值和單位時(shí)間內(nèi)預(yù)定的計(jì)數(shù)期待值校正所述數(shù)字值來生成數(shù)據(jù)。

在所公開的所述PWM信號(hào)生成器中，所述多個(gè)延遲元件可包括2ⁿ個(gè)延遲元件，其中，n是等于或大于2的自然數(shù)，其中，所述計(jì)數(shù)期待值是2^k，其中，k是等于或大于1的自然數(shù)，并且其中，所述數(shù)字值生成器通過使用將所述計(jì)數(shù)值和對(duì)應(yīng)于所述數(shù)據(jù)的設(shè)置值的相乘值除以所述計(jì)數(shù)期待值而得到的值來生成所述數(shù)字值。

在所公開的所述PWM信號(hào)生成器中，所述數(shù)字值生成器可包括：乘法器，其將所述計(jì)數(shù)值和所述設(shè)置值相乘；以及除法器，其將所述乘法器的輸出值除以所述計(jì)數(shù)期待值，并且其中，所述除法器是通過將所述乘法器的所述輸出值向右移位k位來獲取除法結(jié)果的位移位器。

在所公開的所述PWM信號(hào)生成器中，所述數(shù)字值生成器可包括：除法器，其被構(gòu)造成將所述計(jì)數(shù)值除以所述計(jì)數(shù)期待值；以及乘法器，其被構(gòu)造成將所述除法器的輸出值和所述設(shè)置值相乘，并且其中，所述除法器是通過將所述輸出值向右移位k位來獲取除法結(jié)果的位移位器。

在所公開的所述PWM信號(hào)生成器中，所述延遲量檢測器可包括：測量周期計(jì)數(shù)器，其基于基準(zhǔn)時(shí)鐘針對(duì)每個(gè)單位時(shí)段輸出采集信號(hào)；第一寄存器，其保持在輸出所述采集信號(hào)的時(shí)間處所述計(jì)時(shí)器的計(jì)數(shù)值；第二寄存器，其保持在輸出所述采集信號(hào)的時(shí)間之前輸出所述采集信號(hào)的時(shí)間處所述計(jì)數(shù)器的計(jì)數(shù)值；以及減法器，其從所述第一寄存器中保持的計(jì)數(shù)值中減去所述第二寄存器中保持的計(jì)數(shù)值，并且其中，所述延遲量檢測器檢測所述減法器的輸出值作為延遲量。

在所公開的所述PWM信號(hào)生成器中，所述延遲量檢測器和所述數(shù)字值生成器可由硬件構(gòu)成。

所公開的一種開關(guān)電源裝置包括：開關(guān)元件；所述PWM信號(hào)生成器；以及PWM控制單元，其基于所述PWM信號(hào)生成器所生成的PMW信號(hào)來控制所述開關(guān)元件。