本發(fā)明涉及藍(lán)牙音頻的電路系統(tǒng)領(lǐng)域，更具體地說是指一種PLL電路應(yīng)用于藍(lán)牙音頻的電路系統(tǒng)。

背景技術(shù)：

現(xiàn)有技術(shù)中的藍(lán)牙音響系統(tǒng)中通常是使用藍(lán)牙模塊的模擬端口輸出作為藍(lán)牙音頻的輸出,但是使用模擬信號很容易受到藍(lán)牙無線收發(fā)電路的2.4GHz高頻干擾,從而使音質(zhì)劣化,同時(shí)藍(lán)牙芯片內(nèi)集成的DAC芯片規(guī)格也是只能使用非常差的，高端的DAC芯片無法工作，這樣導(dǎo)致藍(lán)牙音頻系統(tǒng)中的音頻傳輸音質(zhì)效果很差，是目前難以改善的音頻傳輸音質(zhì)的難題。

現(xiàn)在大多數(shù)的模擬藍(lán)牙音頻都受到的2.4GHz無線電干擾，影響音頻傳輸?shù)男Ч?/p>

因此，有必要開發(fā)出一種PLL電路應(yīng)用于藍(lán)牙音頻的電路系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種PLL電路應(yīng)用于藍(lán)牙音頻的電路系統(tǒng)，改善了藍(lán)牙音頻傳輸中的音質(zhì)較差的問題，大幅度提升了藍(lán)牙音頻的音質(zhì)，為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種PLL電路應(yīng)用于藍(lán)牙音頻的電路系統(tǒng)，包括有PLL電路、音頻DAC芯片、藍(lán)牙模塊和音頻系統(tǒng)，其特征在于：所述的PLL電路與藍(lán)牙模塊連接，所述的音頻DAC芯片電路設(shè)置于音頻系統(tǒng)并與藍(lán)牙模塊連接；所述的藍(lán)牙模塊的左右聲道時(shí)鐘(LRCK)信號，與壓控振蕩器輸出的時(shí)鐘的512分之一進(jìn)行比對，由所述的PLL電路的芯片TC9246F輸出相位差的電壓,再經(jīng)過環(huán)路濾波器去控制壓控振蕩器的頻率,這是一個(gè)負(fù)反饋環(huán)路,當(dāng)頻率達(dá)到一致時(shí)，芯片TC9246F會自動鎖定，同時(shí)產(chǎn)生一個(gè)鎖定的電平通知單片機(jī)，此時(shí)，TC9246F內(nèi)部的壓控振蕩器(VCO)便會輸出一個(gè)與LRCK嚴(yán)格相位同步但頻率為LRCK的512倍的時(shí)鐘(這里稱之為MCLK)信號，有了這個(gè)信號便可以將藍(lán)牙方案應(yīng)用于高端音頻DAC(如32位/768kHz的DAC)系統(tǒng)中。

所述的音頻DAC芯片為高端32位768kHz的DAC芯片。

所述的PLL電路采用CD機(jī)音頻處理使用的PLL電路。

本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是：本系統(tǒng)解決了傳統(tǒng)藍(lán)牙音頻音質(zhì)差及高端DAC無法使用的問題，使藍(lán)牙可以和高品質(zhì)的DAC芯片進(jìn)行結(jié)合,大幅度提升了藍(lán)牙音頻的音質(zhì)，同時(shí)還可以避免使用模擬藍(lán)牙音頻時(shí)受到的2.4GHz無線電干擾，可謂一舉兩得。

下面結(jié)合附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步描述。

附圖說明

圖1為本發(fā)明一種PLL電路應(yīng)用于藍(lán)牙音頻的電路系統(tǒng)示意圖；

圖2為所示藍(lán)牙模塊電路圖；

圖3為所示PLL電路部分電路圖；

圖4為所示本應(yīng)用中的數(shù)模轉(zhuǎn)換部分電路圖；

附圖標(biāo)記

具體實(shí)施方式

為了更充分理解本發(fā)明的技術(shù)內(nèi)容，下面結(jié)合具體實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)一步介紹和說明，但不局限于此。

如圖1-4所示，包括有PLL電路、音頻DAC芯片、藍(lán)牙模塊和音頻系統(tǒng)，其特征在于：所述的PLL電路與藍(lán)牙模塊連接，所述的音頻DAC芯片電路設(shè)置于音頻系統(tǒng)并與藍(lán)牙模塊連接；所述的藍(lán)牙模塊的左右聲道時(shí)鐘(LRCK)信號，與壓控振蕩器輸出的時(shí)鐘的512分之一進(jìn)行比對，由所述的PLL電路的芯片TC9246F輸出相位差的電壓,再經(jīng)過環(huán)路濾波器去控制壓控振蕩器的頻率,這是一個(gè)負(fù)反饋環(huán)路,當(dāng)頻率達(dá)到一致時(shí)，芯片TC9246F會自動鎖定，同時(shí)產(chǎn)生一個(gè)鎖定的電平通知單片機(jī)，此時(shí)，TC9246F內(nèi)部的壓控振蕩器(VCO)便會輸出一個(gè)與LRCK嚴(yán)格相位同步但頻率為LRCK的512倍的時(shí)鐘(這里稱之為MCLK)信號,有了這個(gè)信號便可以將藍(lán)牙方案應(yīng)用于高端音頻DAC(如32位/768kHz的DAC)系統(tǒng)中。

如圖1-4所示，PLL電路利用LRCK信號產(chǎn)生一個(gè)主時(shí)鐘(MCLK)去匹配高端音頻DAC系統(tǒng)。

如圖1-4所示，音頻DAC芯片為32位768kHz的DAC芯片。

如圖1-4所示，PLL電路采用CD機(jī)音頻處理使用的PLL電路。

如圖1-4所示，本發(fā)明的具體實(shí)施方式為，用戶在手機(jī)端播放音頻,通過藍(lán)牙連接到本機(jī)的藍(lán)牙模塊IC1,2.4GHz的數(shù)字調(diào)制信號經(jīng)過藍(lán)牙天線進(jìn)入到IC1,然后經(jīng)過解調(diào)后,音頻的數(shù)據(jù)會預(yù)先存放到藍(lán)牙芯片內(nèi)部的緩存中,當(dāng)緩存被填充滿之后,藍(lán)牙IC的第6腳會輸出一個(gè)音頻采樣頻率的時(shí)鐘信號(48kHz,這里把這個(gè)時(shí)鐘信號命名為Sin),Sin在藍(lán)牙播放時(shí)會傳輸?shù)絀C223(TC9246F)的第一腳(REF)去。

然后,IC223便會用這個(gè)信號(48kHz)去和第10腳的時(shí)鐘信號的512分頻(分頻電路集成在TC9246F內(nèi)部)后的信號(在這里將這個(gè)信號暫時(shí)命名為Fref)進(jìn)行相位比較,這就是PLL電路里面常常可以看到的鑒相器.當(dāng)Sin的相位和Fref的相位不一致時(shí),IC223的第2腳便會輸出一個(gè)高電平(當(dāng)Sin頻率>Fref頻率),或一個(gè)低電平(當(dāng)Sin頻率<Fref頻率),這是一個(gè)直流電平,這個(gè)直流經(jīng)過由R221和C230組成的積分電路后送到IC223的第4腳進(jìn)入內(nèi)部的反相放大器電路,此反相放大器與外圍元件R223,R222,C229,C228同樣構(gòu)成一個(gè)有源積分電路,經(jīng)過這2個(gè)積分電路后,第2腳輸出的直流電平便變成了一個(gè)隨著電平變化而緩慢改變電壓的直流信號,這個(gè)信號在IC223內(nèi)部直接連接到內(nèi)部集成的VCO的控制端,第10腳CKO即為這個(gè)VCO的輸出腳,經(jīng)過這一系列的處理后,CKO輸出的時(shí)鐘便變成與Sin相位嚴(yán)格同步并且頻率成512倍關(guān)系的同步時(shí)鐘。

采用這個(gè)時(shí)鐘,我們便可以將這個(gè)帶有這個(gè)時(shí)鐘電路的藍(lán)牙方案應(yīng)用于高級的音頻系統(tǒng)中了，現(xiàn)代的高級音頻DAC(本例中使用的是日本AKM公司生產(chǎn)的高端音頻DAC AK4490)多使用串格式(本例中使用的是由飛利浦公司制定的I2S格式),數(shù)字音頻從藍(lán)牙模塊的第6,8,9腳輸出,IC3(74LVC244APW)連接到音頻DAC(IC7AK4490)中,另外,本專利中利用PLL原理產(chǎn)生的時(shí)鐘則連接到DAC的MCLK引腳,有了這個(gè)時(shí)鐘,DAC內(nèi)部的過采樣和DSP便可以正常工作,然后通過I2S接口讀取藍(lán)牙模塊傳輸過來的數(shù)字音頻信號,再經(jīng)過一定的處理便變成可以用來驅(qū)動功放的模擬信號了。

本發(fā)明解決了傳統(tǒng)藍(lán)牙音頻音質(zhì)差及高端DAC無法使用的問題，使藍(lán)牙可以和高品質(zhì)的DAC芯片進(jìn)行結(jié)合,大幅度提升了藍(lán)牙音頻的音質(zhì)，同時(shí)還可以避免使用模擬藍(lán)牙音頻時(shí)受到的2.4GHz無線電干擾，可謂一舉兩得。

上述僅以實(shí)施例來進(jìn)一步說明本發(fā)明的技術(shù)內(nèi)容，以便于讀者更容易理解，但不代表本發(fā)明的實(shí)施方式僅限于此，任何依本發(fā)明所做的技術(shù)延伸或再創(chuàng)造，均受本發(fā)明的保護(hù)。本發(fā)明的保護(hù)范圍以權(quán)利要求書為準(zhǔn)。