本發(fā)明涉及數(shù)字至模擬轉(zhuǎn)換器，特別涉及數(shù)字至模擬轉(zhuǎn)換器以及相關(guān)方法。

背景技術(shù)：

本技術(shù)領(lǐng)域中技術(shù)人員當(dāng)了解，本發(fā)明所使用的微電子學(xué)相關(guān)的術(shù)語與基本概念，例如，電壓、電流、信號(hào)、邏輯信號(hào)、時(shí)鐘脈沖、晶體管、金屬氧化物半導(dǎo)體(MOS)、P通道金屬氧化物半導(dǎo)體(PMOS)、N通道金屬氧化物半導(dǎo)體(NMOS)、源極、柵極、漏極、臨界電壓、電路節(jié)點(diǎn)、電源供應(yīng)器節(jié)點(diǎn)、接地節(jié)點(diǎn)、以及開關(guān)。類似上述的術(shù)語與基本概念對(duì)于本技術(shù)領(lǐng)域技術(shù)人員是屬現(xiàn)有知識(shí)，故在此不予贅述。

在本發(fā)明中，邏輯信號(hào)是指具有兩個(gè)狀態(tài)的信號(hào)：「高」和「低」，其可被重新表述為「1」和「0」。為了簡(jiǎn)化，在「高」(「低」)狀態(tài)的邏輯信號(hào)是僅說明該邏輯信號(hào)是「高」(「低」)，或可替代地，邏輯信號(hào)為「1」(「0」)。此外，為了簡(jiǎn)化，引號(hào)可被省略，而且上述僅說明邏輯信號(hào)為高(低)，或可替代地，邏輯信號(hào)為1(0)，而明了這樣的陳述是描述邏輯信號(hào)的狀態(tài)。

當(dāng)邏輯信號(hào)為「高」時(shí)，被稱為生效；當(dāng)邏輯信號(hào)為低時(shí)，則被稱為「失效」。

如所周知，數(shù)字至模擬轉(zhuǎn)換器(DAC)接收數(shù)字信號(hào)，并且輸出模擬信號(hào)，其中模擬信號(hào)的數(shù)值代表數(shù)字信號(hào)的數(shù)值。電容式DAC包括電容器，其電壓代表數(shù)字信號(hào)的數(shù)值所決定的模擬信號(hào)。圖1繪示本發(fā)明現(xiàn)有技術(shù)的電容式DAC(數(shù)字至模擬轉(zhuǎn)換器)100，其包括：電容器120以及切換網(wǎng)絡(luò)110。電容器120的第一端121耦接至輸出節(jié)點(diǎn)101，而且電容器120的第二端122耦接至輸入節(jié)點(diǎn)113。切換網(wǎng)絡(luò)110包括P通道金屬氧化物半導(dǎo)體(PMOS)晶體管111以及N通道金屬氧化物半導(dǎo)體(NMOS)晶體管112，而且受控于數(shù)字信號(hào)DD，其為邏輯信號(hào)。當(dāng)數(shù)字信號(hào)DD為生效(失效)時(shí)，NMOS(PMOS)晶體管112(111)為導(dǎo)通，而PMOS(NMOS)晶體管111(112)為被截止，而且通過NMOS(PMOS)晶體管112(111)，輸入節(jié)點(diǎn)113被耦接至低(高)參考電壓VRL(VRH)。高參考電壓VRH高于低參考電壓VRL，因此當(dāng)數(shù)字信號(hào)DD為失效時(shí)的輸出節(jié)點(diǎn)101的電壓高于當(dāng)數(shù)字信號(hào)DD為生效時(shí)。因此，輸出節(jié)點(diǎn)101的電壓代表數(shù)字信號(hào)DD的數(shù)值。

本技術(shù)領(lǐng)域中技術(shù)人員將會(huì)明了圖1電路的實(shí)施細(xì)節(jié)(例如，PMOS晶體管111的源極、柵極、以及漏極分別耦接至高參考電壓VRH、數(shù)字信號(hào)DD、以及輸入節(jié)點(diǎn)113)，因此在此不予贅述。數(shù)字信號(hào)DD的數(shù)值發(fā)生改變時(shí)，切換網(wǎng)絡(luò)110內(nèi)即發(fā)生切換作用。對(duì)于高速應(yīng)用，輸出節(jié)點(diǎn)101的電壓必須快速改變，以回應(yīng)數(shù)字信號(hào)DD的數(shù)值的改變。為了致使輸出節(jié)點(diǎn)101的電壓快速改變，以回應(yīng)數(shù)字信號(hào)DD的數(shù)值從高至低(低至高)的改變，必須通過PMOS(NMOS)晶體管111(112)從(至)高(低)參考電壓VRH(VRL)提供一個(gè)大的供出(汲取)電流IH(IL)。盡管不是明顯地公開于圖1中，高參考電壓VRH以及低參考電壓VRL是來自個(gè)別的參考電壓產(chǎn)生電路。為了允許大的供出或汲取電流，個(gè)別的參考電壓產(chǎn)生電路必須具有高驅(qū)動(dòng)能力，如本技術(shù)領(lǐng)域技術(shù)人員所熟悉。

故，本發(fā)明提出一種降低參考電壓產(chǎn)生電路的驅(qū)動(dòng)能力的需求的高速DAC電路。

技術(shù)實(shí)現(xiàn)要素：

在本發(fā)明的一具體實(shí)施例中，提出一種電路，包括：電容器，耦接第一電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)；第一切換網(wǎng)絡(luò)，用以根據(jù)邏輯信號(hào)的數(shù)值耦接第二電路節(jié)點(diǎn)至第一參考電壓或第二參考電壓；以及第二切換網(wǎng)絡(luò)，用以在邏輯信號(hào)經(jīng)歷轉(zhuǎn)換時(shí)，耦接第二電路節(jié)點(diǎn)至第三參考電壓，并且在邏輯信號(hào)完成某轉(zhuǎn)換時(shí)，第三參考電壓得以脫耦于第二電路節(jié)點(diǎn)。在一具體實(shí)施例中，第一參考電壓是高于第二參考電壓，但不高于第三參考電壓，而且該轉(zhuǎn)換為高至低轉(zhuǎn)換。在另一具體實(shí)施例中，第二參考電壓是低于第一參考電壓，但不低于第三參考電壓，而且該轉(zhuǎn)換為低至高轉(zhuǎn)換。

在一具體實(shí)施例中，第二切換網(wǎng)絡(luò)包括串式網(wǎng)絡(luò)，包括第一型第一金屬氧化物半導(dǎo)體(MOS)晶體管以及第二型第二MOS晶體管的串式連接，其中第一型第一MOS晶體管是受控于邏輯信號(hào)，并且用以在邏輯信號(hào)是處于第一狀態(tài)時(shí)，耦接第三參考電壓至第三電路節(jié)點(diǎn)，而且第二型第二MOS晶體管是受控于一實(shí)質(zhì)上固定的電壓，并且用以在該實(shí)質(zhì)上固定的電壓與第二電路節(jié)點(diǎn)的電壓之間的差異大于第二型第二MOS晶體管的臨界電壓時(shí)，耦接第三電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)。

在一具體實(shí)施例中，提出一種電路，包括：電容器，耦接第一電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)；第一切換網(wǎng)絡(luò)，用以根據(jù)邏輯信號(hào)的數(shù)值耦接第二電路節(jié)點(diǎn)至第一參考電壓或第二參考電壓；以及第二切換網(wǎng)絡(luò)，用以在邏輯信號(hào)經(jīng)歷某轉(zhuǎn)換時(shí)，耦接第二電路節(jié)點(diǎn)至第三參考電壓，并且在邏輯信號(hào)完成該轉(zhuǎn)換時(shí)，第三參考電壓得以脫耦于第二電路節(jié)點(diǎn)，其中第二切換網(wǎng)絡(luò)包括受控于邏輯信號(hào)的切換裝置以及于邏輯信號(hào)完成轉(zhuǎn)換時(shí)自動(dòng)關(guān)閉的閥門裝置的串式連接。在一具體實(shí)施例中，切換裝置包括第一型第一金屬氧化物半導(dǎo)體(MOS)晶體管，其受控于邏輯信號(hào)，并且在邏輯信號(hào)是處于使能狀態(tài)時(shí)，耦接第三參考電壓至第三電路節(jié)點(diǎn)，而且閥門裝置包括第二型第二MOS晶體管，其受控于一實(shí)質(zhì)上固定的電壓，并且在此實(shí)質(zhì)上固定電壓與第二電路節(jié)點(diǎn)的電壓之間的差異大于第二型第二MOS晶體管的臨界電壓時(shí)，耦接第三電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)。

在一具體實(shí)施例中，提出一種方法，包括：采用電容器，耦接第一電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)；采用第一切換網(wǎng)絡(luò)，用以根據(jù)邏輯信號(hào)的數(shù)值耦接第二電路節(jié)點(diǎn)至第一參考電壓或第二參考電壓；以及采用第二切換網(wǎng)絡(luò)，用以在邏輯信號(hào)經(jīng)歷某轉(zhuǎn)換時(shí)，暫時(shí)耦接第二電路節(jié)點(diǎn)至第三參考電壓，并且在轉(zhuǎn)換完成時(shí)，第三參考電壓得以脫耦于第二電路節(jié)點(diǎn)。在一具體實(shí)施例中，第一參考電壓是高于第二參考電壓，但不高于第三參考電壓，而且該轉(zhuǎn)換為高至低轉(zhuǎn)換。在另一具體實(shí)施例中，第二參考電壓低于第一參考電壓，但不低于第三參考電壓，而且該轉(zhuǎn)換為低至高轉(zhuǎn)換。在一具體實(shí)施例中，第二切換網(wǎng)絡(luò)包括串式網(wǎng)絡(luò)，包括第一型第一MOS晶體管以及第二型第二MOS晶體管的串式連接。在一具體實(shí)施例中，第一型第一MOS晶體管是受控于邏輯信號(hào)，并且用以在邏輯信號(hào)是處于第一狀態(tài)時(shí)，耦接第三參考電壓至第三電路節(jié)點(diǎn)，而且第二型第二MOS晶體管是受控于實(shí)質(zhì)固定電壓，并且用以在實(shí)質(zhì)固定電壓與第二電路節(jié)點(diǎn)的電壓之間的差異大于第二型第二MOS晶體管的臨界電壓時(shí)，耦接第三電路節(jié)點(diǎn)至第二電路節(jié)點(diǎn)。

附圖說明

圖1繪示本發(fā)明現(xiàn)有技術(shù)的電容式DAC(數(shù)字至模擬轉(zhuǎn)換器)電路示意圖。

圖2繪示本發(fā)明一具體實(shí)施例的電容式DAC(數(shù)字至模擬轉(zhuǎn)換器)電路示意圖。

圖3繪示圖1的現(xiàn)有技術(shù)以及圖2的DAC之間的比較模擬結(jié)果。

圖4繪示本發(fā)明一具體實(shí)施例的方法的流程圖。

附圖標(biāo)記說明：

100：模擬至數(shù)字轉(zhuǎn)換器

101：輸出節(jié)點(diǎn)

110：切換網(wǎng)絡(luò)

111：PMOS晶體管

112：NMOS晶體管

113：輸入節(jié)點(diǎn)

120：電容器

121：第一端

122：第二端

200：模擬至數(shù)字轉(zhuǎn)換器

201：第一電路節(jié)點(diǎn)

202：第二電路節(jié)點(diǎn)

210：第一切換網(wǎng)絡(luò)

211：第一PMOS晶體管

212：第一NMOS晶體管

220：第二切換網(wǎng)絡(luò)

221：第二PMOS晶體管

222：第二NMOS晶體管

223：第三PMOS晶體管

224：第三NMOS晶體管

225、226：電路節(jié)點(diǎn)

230：電容器

231：第一端

233：第二端

301、302：曲線

400：方法

401～404：流程步驟

DD：數(shù)字信號(hào)

DS：數(shù)字信號(hào)

VRH：高參考電壓

VRL：低參考電壓

VDD：電源供應(yīng)器電壓

VSS：接地電壓

VR1：第一參考電壓

VR2：第二參考電壓

VR3：第三參考電壓

VR4：第四參考電壓

IH：供出電流

IL：汲取電流

I1：第一電流

I2：第二電流

I3：第三電流

I4：第四電流

具體實(shí)施方式

本發(fā)明涉及模擬至數(shù)字轉(zhuǎn)換。盡管本說明書描述各種例示性實(shí)施例以作為實(shí)施本發(fā)明的較佳方式，必須了解本發(fā)明概念可能以許多不同形式來體現(xiàn)，且不應(yīng)解釋為限于本說明書中所闡述的例示性實(shí)施例。確切而言，提供此等例示性實(shí)施例使得本發(fā)明將為詳盡且完整，且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明概念的范疇。

在本發(fā)明中，「VDD」代表電源供應(yīng)器電壓，而且「VSS」代表接地電壓；兩種表示法均被廣泛使用且為本領(lǐng)域技術(shù)人員所知悉。

圖2繪示本發(fā)明一具體實(shí)施例的電容式DAC(數(shù)字至模擬轉(zhuǎn)換器)200示意圖。DAC 200包括：電容器230，其第一端231耦接第一電路節(jié)點(diǎn)201以及第二端233耦接第二電路節(jié)點(diǎn)202；第一切換網(wǎng)絡(luò)210，用以根據(jù)數(shù)字信號(hào)DS的數(shù)值耦接第二電路節(jié)點(diǎn)202至第一參考電壓VR1或第二參考電壓VR2；以及第二切換網(wǎng)絡(luò)220，用以根據(jù)數(shù)字信號(hào)DS的數(shù)值以及第二電路節(jié)點(diǎn)202的電壓的狀態(tài)，有條件地耦接第二電路節(jié)點(diǎn)202至第三參考電壓VR3或至第四參考電壓VR4。第一切換網(wǎng)絡(luò)210包括第一PMOS晶體管211以及第一NMOS晶體管212。第二切換網(wǎng)絡(luò)220包括第二PMOS晶體管221、第二NMOS晶體管222、第三PMOS晶體管223、以及第三NMOS晶體管224。在此，第一參考電壓VR1高于第二參考電壓VR2，但不高于第三參考電壓VR3，而第二參考電壓VR2低于第一參考電壓VR1，但不低于第四參考電壓VR4。本技術(shù)領(lǐng)域技術(shù)人員將明了圖2的DAC 200是相同于圖1的DAC 100，除了圖2的DAC 200具有第二切換網(wǎng)絡(luò)220。為了區(qū)別，圖1的高參考電壓VRH、低參考電壓VRL、以及數(shù)字信號(hào)DD是分別由圖2的第一參考電壓VR1、第二參考電壓VR2、以及數(shù)字信號(hào)DS所取代。圖2的第一切換網(wǎng)絡(luò)210是相同于圖1的切換網(wǎng)絡(luò)110，因此不予贅述。

為了區(qū)別，圖1的供出電流IH以及汲取電流IL是分別由第一電流I1以及第二電流I2所取代。在數(shù)字信號(hào)DS的數(shù)值發(fā)生高至低(低至高)的改變時(shí)，發(fā)生了切換作用，使得第一(第二)電流I1(I2)通過第一PMOS(NMOS)晶體管211(212)從VR1涌出而流至第二電路節(jié)點(diǎn)202(從第二電路節(jié)點(diǎn)202涌出而由VR2所汲取)，以改變第二電路節(jié)點(diǎn)202的電壓以及第一電路節(jié)點(diǎn)201的電壓。圖2的第二切換網(wǎng)絡(luò)220是用來提升切換速度。在發(fā)生數(shù)字信號(hào)DS的數(shù)值的高至低(低至高)改變時(shí)，第三(第四)電流I3(I4)通過第二(第三)PMOS晶體管221(223)以及第二(第三)NMOS晶體管222(224)，從VR3涌出而流至第二電路節(jié)點(diǎn)202(從第二電路節(jié)點(diǎn)202涌出而由VR4所汲取)。在一具體實(shí)施例中，第三參考電壓VR3高于第一參考電壓VR1，使得第三電流I3大于第一電流I1。(亦即，較高電壓可以流出較大電流，如本技術(shù)領(lǐng)域技術(shù)人員所知曉者，因此在此不予贅述。)在一具體實(shí)施例中，第四電壓VR4是低于第二參考電壓VR2，因此，第四電流I4大于第二電流I2。(再一次地，較低電壓可以汲取較大電流，如本技術(shù)領(lǐng)域技術(shù)人員所知曉者，因此在此不予贅述。)

然而，第二切換網(wǎng)絡(luò)220的效果為暫時(shí)的。通過設(shè)計(jì)，第二NMOS晶體管222的臨界電壓的強(qiáng)度大于電源供應(yīng)器電壓VDD以及第一參考電壓VR1之間的差異，而且第三PMOS晶體管223的臨界電壓的強(qiáng)度大于第二參考電壓VR2以及接地電壓VSS之間的差異。在數(shù)字信號(hào)DS的數(shù)值的高至低(低至高)改變后，第二電路節(jié)點(diǎn)202的電壓將會(huì)上升(下降)并且接近第一(第二)參考電壓VR1(VR2)。在某時(shí)刻，第二電路節(jié)點(diǎn)202的電壓將會(huì)上升(下降)得太高(低)，使得第二(第三)NMOS(PMOS)晶體管222(223)的柵極對(duì)源極電壓的強(qiáng)度小于第二(第三)NMOS(PMOS)晶體管222(223)的臨界電壓，因而使第二(第三)NMOS(PMOS)晶體管222(223)截止，于是造成第三(第四)電流I3(I4)被截止。換言之，第二切換網(wǎng)絡(luò)220只有在為數(shù)字信號(hào)DS的數(shù)值改變之后的一段有限時(shí)間的內(nèi)會(huì)有效用，卻不會(huì)影響DAC 200的最終結(jié)果。亦即，圖2的DAC 200在功能上等效于圖1的DAC 100，但由于可使用第二切換網(wǎng)絡(luò)220加速轉(zhuǎn)換而具有較快的速度。

第二PMOS晶體管221以及第二NMOS晶體管222形成第一串式網(wǎng)絡(luò)，用以加速第二電路節(jié)點(diǎn)202的電壓的低至高轉(zhuǎn)換，而第三NMOS晶體管224以及第三PMOS晶體管223形成第二串式網(wǎng)絡(luò)，用以加速第二電路節(jié)點(diǎn)202的電壓的高至低轉(zhuǎn)換。第一串式網(wǎng)絡(luò)以及第二串式網(wǎng)絡(luò)具有不同的目的。當(dāng)欲加速第二電路節(jié)點(diǎn)202的電壓的低至高轉(zhuǎn)換時(shí)，可以使用第一串式網(wǎng)絡(luò)，尤其在第三參考電壓VR3高于第一參考電壓VR1時(shí)，特別有效。當(dāng)欲加速第二電路節(jié)點(diǎn)202的電壓的高至低轉(zhuǎn)換時(shí)，可以使用第二串式網(wǎng)絡(luò)，尤其在第四參考電壓VR4低于第二參考電壓VR2時(shí)，特別有效。如果不需要加速第二電路節(jié)點(diǎn)202的電壓的低至高轉(zhuǎn)換，第一串式網(wǎng)絡(luò)可被移除。如果不需要加速第二電路節(jié)點(diǎn)202的電壓的高至低轉(zhuǎn)換，第二串式網(wǎng)絡(luò)可被移除。

在第一參考電壓VR1相同于電源供應(yīng)器電壓VDD的特殊情形下，第二PMOS晶體管221以及第二NMOS晶體管222所構(gòu)成的第一串式網(wǎng)絡(luò)并不是很有效用，因此可以將其移除。在第二參考電壓VR2相同于接地電壓VSS的特殊情形下，第三PMOS晶體管223以及第三NMOS晶體管224所構(gòu)成的第二串式網(wǎng)絡(luò)并不是很有效用，因此可以將其移除。

第二NMOS晶體管222以及第三PMOS晶體管223的功用皆如「閥門」。當(dāng)?shù)诙娐饭?jié)點(diǎn)202的電壓為低時(shí)，第二NMOS晶體管222允許第三電流I3從電路節(jié)點(diǎn)225流至第二電路節(jié)點(diǎn)202，但其在第二電路節(jié)點(diǎn)202的電壓上升太高時(shí)會(huì)自行關(guān)閉，故其功用有如閥門一般。同理，當(dāng)電路節(jié)點(diǎn)202的電壓為高時(shí)，第三PMOS晶體管223允許第四電流I4從第二電路節(jié)點(diǎn)202流至電路節(jié)點(diǎn)226，但其在第二電路節(jié)點(diǎn)202的電壓下降太低時(shí)會(huì)自行關(guān)閉，故其功用有如閥門一般。

以下是舉例但非限制：VDD為1.05V；VR1為0.8V；VR3為1.05V；VSS為0V；VR2為0V；VR4為0V；第三PMOS晶體管223以及第三NMOS晶體管224并未使用(因?yàn)閂R2相同于VR4，因而第三PMOS晶體管223以及第三NMOS晶體管224并不是很有效用，如前所述)；第一PMOS晶體管211以及第二PMOS晶體管221的寬/長(zhǎng)皆為9.6μm/30nm；第一NMOS晶體管212以及第二NMOS晶體管222的寬/長(zhǎng)皆為8μm/30nm；電容器230為400fF；第一電路節(jié)點(diǎn)201的電容式負(fù)載(圖2中未繪示，但為本技術(shù)領(lǐng)域技術(shù)人員所知悉)為400fF；以及VR1為具有500歐姆的輸出電阻的參考電壓產(chǎn)生電路所提供。為了比較，請(qǐng)參閱圖1：VRH為0.8V；VRL為0V；PMOS晶體管111的寬/長(zhǎng)為19.2μm/30nm；NMOS晶體管112的寬/長(zhǎng)為16μm/30nm；電容器120為400fF；輸出節(jié)點(diǎn)101的電容式負(fù)載(圖1中未繪示，但為本技術(shù)領(lǐng)域技術(shù)人員所知悉)為400fF；以及VRH為具有500歐姆的輸出電阻的參考電壓產(chǎn)生電路所提供。請(qǐng)注意，PMOS晶體管111以及NMOS晶體管112為了公平比較而加倍，使得圖2的DAC 200以及圖1的DAC 100具有同的PMOS晶體管總尺寸。

模擬結(jié)果為顯示于圖3。圖中，有兩條曲線301以及302。曲線301為圖1的輸出節(jié)點(diǎn)101的電壓，而曲線302為圖1的第一電路節(jié)點(diǎn)201的電壓，兩個(gè)皆回應(yīng)了個(gè)別數(shù)字信號(hào)(即，圖1的數(shù)字信號(hào)DD以及圖1的數(shù)字信號(hào)DS)的高至低的改變。明顯地，圖2的DAC 200較圖1的DAC 100快了許多。

圖2的DAC 200為單位元DAC。本技術(shù)領(lǐng)域技術(shù)人員將明了，多位元DAC可以通過使用多個(gè)單位元DAC的組合而構(gòu)成。因此，本發(fā)明的多位元DAC的具體實(shí)施例并不需要分開而外顯地呈現(xiàn)。

圖4繪示本發(fā)明一具體實(shí)施例的方法400的流程圖。方法400包括：耦接電容器的第一端至第一電路節(jié)點(diǎn)(步驟401)；耦接電容器的第二端至第二電路節(jié)點(diǎn)(步驟402)；根據(jù)邏輯信號(hào)并且通過第一切換網(wǎng)絡(luò)，耦接第二電路節(jié)點(diǎn)至第一參考電壓或第二參考電壓(步驟403)；以及根據(jù)邏輯信號(hào)的轉(zhuǎn)換并且通過第二切換網(wǎng)絡(luò)，耦接第二電路節(jié)點(diǎn)至第三參考電壓(步驟404)。

本發(fā)明在上文中已以較佳實(shí)施例公開，然本領(lǐng)域技術(shù)人員應(yīng)理解的是，該實(shí)施例僅用于描繪本發(fā)明，而不應(yīng)解讀為限制本發(fā)明權(quán)利要求的范圍。應(yīng)注意的是，舉凡與該實(shí)施例等效的變化與置換，均應(yīng)設(shè)為涵蓋于本發(fā)明權(quán)利要求的范疇內(nèi)。