本發(fā)明涉及一種絕熱電路，尤其是涉及一種P管采樣型自舉絕熱電路及四級反相器/緩沖器。

背景技術(shù)：

絕熱電路是一種雙軌輸入，雙軌輸出結(jié)構(gòu)電路，其打破傳統(tǒng)的能量傳輸方式，由原來的電源-輸出節(jié)點-地轉(zhuǎn)化為從電源-輸出節(jié)點-電源。絕熱電路采用交變電源驅(qū)動電路，由交變電源對輸出節(jié)點充電完成賦值，并通過回收節(jié)點電荷至電源，實現(xiàn)了能量恢復(fù)。現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的電路圖如圖1(a)所示，其符號圖如圖1(b)所示，采用該絕熱ECRL結(jié)構(gòu)絕熱電路設(shè)計的四級反相器/緩沖器的結(jié)構(gòu)圖如圖2所示，該四相功率時鐘圖的波形圖如圖3所示。該絕熱ECRL結(jié)構(gòu)絕熱電路中，MOS管子由于閾值電壓的存在，使得能量在預(yù)充階段和能量恢復(fù)階段不能都得以全部釋放或回收，另外，由于其輸出端懸空，造成電路的額外的功耗，增多了電路的不穩(wěn)定性。并且對于ECRL結(jié)構(gòu)絕熱電路而言，負載越大，造成的非絕熱功耗愈大，延時也相對比較大。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一是提供一種在不影響電路性能的基礎(chǔ)上，延時、功耗和功耗延時積均較小的P管采樣型自舉絕熱電路。

本發(fā)明解決上述技術(shù)問題之一所采用的技術(shù)方案為：一種P管采樣型自舉絕熱電路，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管第三NMOS管和第四NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極和所述的第四NMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的第一時鐘端，所述的第一PMOS管的漏極、所述的第二PMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第三PMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的輸出端，所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第二NMOS管的漏極、所述的第四NMOS管的源極和所述的第四PMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的反相輸出端，所述的第三PMOS管的源極和所述的第三NMOS管的柵極連接，所述的第三PMOS管的柵極和所述的第四PMOS管的柵極連接且其連接端為所述的P管采樣型自舉絕熱電路的第二時鐘端，所述的第四PMOS管的源極和所述的第四NMOS管的柵極連接，所述的第二NMOS管的柵極為所述的P管采樣型自舉絕熱電路的輸入端，所述的第一NMOS管的柵極為所述的P管采樣型自舉絕熱電路的反相輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極接地，所述的P管采樣型自舉絕熱電路的第一時鐘端和所述的P管采樣型自舉絕熱電路的第二時鐘端接入的時鐘信號幅值相同，但是相位相差90度。

所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管和所述的第四PMOS管的寬長比均為所述的第三NMOS管和所述的第四NMOS管的寬長比均為所述的第一NMOS管和所述的第二NMOS管的寬長比均為該電路中，第三NMOS管和第四NMOS管的寬長比均為可以提高第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點的電壓，使得能量在回收階段能夠進一步充分回收，降低功耗；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的寬長比均為第一NMOS管和第二NMOS管的寬長比均為可以保證電路的性能和最佳噪聲容限。

與現(xiàn)有技術(shù)相比，本發(fā)明的P管采樣型自舉絕熱電路的優(yōu)點在于通過第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管第三NMOS管和第四NMOS管這八個MOS管構(gòu)成P管采樣型自舉絕熱電路，電路結(jié)構(gòu)簡單，延時和功耗都得到了降低，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極和第四NMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管的漏極、第二PMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第三PMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管的柵極、第二PMOS管的漏極、第二NMOS管的漏極、第四NMOS管的源極和第四PMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管的源極和第三NMOS管的柵極連接，第三PMOS管的柵極和第四PMOS管的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管的源極和第四NMOS管的柵極連接，第二NMOS管的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管的源極和第二NMOS管的源極接地，P管采樣型自舉絕熱電路的第一時鐘端和P管采樣型自舉絕熱電路的第二時鐘端接入的時鐘信號幅值相同，但是相位相差90度，P管采樣型自舉絕熱電路的輸出端和第一時鐘端設(shè)置第一PMOS管和第二PMOS管作為P型采樣管，在等待和求值期間，第一PMOS管和第二PMOS管分別對P管采樣型自舉絕熱電路的輸出端和反相輸出端進行采樣，使得第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點和第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點電壓跟隨P管采樣型自舉絕熱電路的輸出端和反相輸出端，在能量回收階段，P型采樣管截止，使得第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點保持高電平，由于電容耦合作用，第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點電壓自舉，使得能量得到充分回收，避免了因PMOS管閾值電壓使得輸出端不能完全回收到功率時鐘去而引起能量損耗，功耗得到很大優(yōu)化，由此，本發(fā)明的P管采樣型自舉絕熱電路在不影響電路性能的基礎(chǔ)上，延時、功耗和功耗延時積均較小。

本發(fā)明所要解決的技術(shù)問題之二是提供一種在不影響電路性能的基礎(chǔ)上，延時、功耗和功耗延時積均較小的四級反相器/緩沖器。

本發(fā)明解決上述技術(shù)問題之二所采用的技術(shù)方案為：一種四級反相器/緩沖器，包括四個P管采樣型自舉絕熱電路，所述的P管采樣型自舉絕熱電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管第三NMOS管和第四NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極和所述的第四NMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的第一時鐘端，所述的第一PMOS管的漏極、所述的第二PMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第三PMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的輸出端，所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第二NMOS管的漏極、所述的第四NMOS管的源極和所述的第四PMOS管的漏極連接且其連接端為所述的P管采樣型自舉絕熱電路的反相輸出端，所述的第三PMOS管的源極和所述的第三NMOS管的柵極連接，所述的第三PMOS管的柵極和所述的第四PMOS管的柵極連接且其連接端為所述的P管采樣型自舉絕熱電路的第二時鐘端，所述的第四PMOS管的源極和所述的第四NMOS管的柵極連接，所述的第二NMOS管的柵極為所述的P管采樣型自舉絕熱電路的輸入端，所述的第一NMOS管的柵極為所述的P管采樣型自舉絕熱電路的反相輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極接地，第一個所述的P管采樣型自舉絕熱電路的輸入端為所述的四級反相器/緩沖器的輸入端，第一個所述的P管采樣型自舉絕熱電路的反相輸入端為所述的四級反相器/緩沖器的反相輸入端，第一個所述的P管采樣型自舉絕熱電路的輸出端和第二個所述的P管采樣型自舉絕熱電路的輸入端連接，第一個所述的P管采樣型自舉絕熱電路的反相輸出端和第二個所述的P管采樣型自舉絕熱電路的反相輸入端連接，第二個所述的P管采樣型自舉絕熱電路的輸出端和第三個所述的P管采樣型自舉絕熱電路的輸入端連接，第二個所述的P管采樣型自舉絕熱電路的反相輸出端和第三個所述的P管采樣型自舉絕熱電路的反相輸入端連接，第三個所述的P管采樣型自舉絕熱電路的輸出端和第四個所述的P管采樣型自舉絕熱電路的輸入端連接，第三個所述的P管采樣型自舉絕熱電路的反相輸出端和第四個所述的P管采樣型自舉絕熱電路的反相輸入端連接，第四個所述的P管采樣型自舉絕熱電路的輸出端為所述的四級反相器/緩沖器的輸出端，第四個所述的P管采樣型自舉絕熱電路的反相輸出端為所述的四級反相器/緩沖器的反相輸出端，第四個所述的P管采樣型自舉絕熱電路的第一時鐘端和第三個所述的P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為所述的四級反相器/緩沖器的第一時鐘端，第一個所述的P管采樣型自舉絕熱電路的第一時鐘端和第四個所述的P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為所述的四級反相器/緩沖器的第二時鐘端，第一個所述的P管采樣型自舉絕熱電路的第二時鐘端和第二個所述的P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為所述的四級反相器/緩沖器的第三時鐘端，第二個所述的P管采樣型自舉絕熱電路的第二時鐘端和第三個所述的P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為所述的四級反相器/緩沖器的第四時鐘端，所述的四級反相器/緩沖器的第一時鐘端接入第一時鐘信號，所述的四級反相器/緩沖器的第二時鐘端接入第二時鐘信號，所述的四級反相器/緩沖器的第三時鐘端接入第三時鐘信號，所述的四級反相器/緩沖器的第四時鐘端接入第四時鐘信號，所述的第一時鐘信號、所述的第二時鐘信號、所述的第三時鐘信號和所述的第四時鐘信號的幅值相同，所述的第一時鐘信號和所述的第二時鐘信號的相位相差90度，所述的第一時鐘信號和所述的第三時鐘信號的相位相差180度，所述的第一時鐘信號和所述的第四時鐘信號的相位相差270度。

所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管和所述的第四PMOS管的寬長比均為所述的第三NMOS管和所述的第四NMOS管的寬長比均為所述的第一NMOS管和所述的第二NMOS管的寬長比均為該電路中，第三NMOS管和第四NMOS管的寬長比均為可以提高第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點的電壓，使得能量在回收階段能夠進一步充分回收，降低功耗；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的寬長比均為第一NMOS管和第二NMOS管的寬長比均為可以保證電路的性能和最佳噪聲容限。

與現(xiàn)有技術(shù)相比，本發(fā)明的四級反相器/緩沖器的優(yōu)點在于通過四個P管采樣型自舉絕熱電路構(gòu)成四級反相器/緩沖器，P管采樣型自舉絕熱電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管第三NMOS管和第四NMOS管這八個MOS管，電路結(jié)構(gòu)簡單，延時和功耗都得到了降低，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極和第四NMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管的漏極、第二PMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第三PMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管的柵極、第二PMOS管的漏極、第二NMOS管的漏極、第四NMOS管的源極和第四PMOS管的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管的源極和第三NMOS管的柵極連接，第三PMOS管的柵極和第四PMOS管的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管的源極和第四NMOS管的柵極連接，第二NMOS管的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管的源極和第二NMOS管的源極接地，P管采樣型自舉絕熱電路的第一時鐘端和P管采樣型自舉絕熱電路的第二時鐘端接入的時鐘信號幅值相同，但是相位相差90度，P管采樣型自舉絕熱電路的輸出端和第一時鐘端設(shè)置第一PMOS管和第二PMOS管作為P型采樣管，在等待和求值期間，第一PMOS管和第二PMOS管分別對P管采樣型自舉絕熱電路的輸出端和反相輸出端進行采樣，使得第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點和第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點電壓跟隨P管采樣型自舉絕熱電路的輸出端和反相輸出端，在能量回收階段，P型采樣管截止，使得第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點保持高電平，由于電容耦合作用，第三NMOS管的柵極和第三PMOS管的源極的連接節(jié)點或第四NMOS管的柵極和第四PMOS管的源極的連接節(jié)點電壓自舉，使得能量得到充分回收，避免了因PMOS管閾值電壓使得輸出端不能完全回收到功率時鐘去而引起能量損耗，功耗得到很大優(yōu)化，由此，本發(fā)明的四級反相器/緩沖器在不影響電路性能的基礎(chǔ)上，延時、功耗和功耗延時積均較小。

附圖說明

圖1(a)為現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的電路圖；

圖1(b)為現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的符號圖；

圖2為現(xiàn)有的基于ECRL結(jié)構(gòu)絕熱電路的四級反相器/緩沖器的結(jié)構(gòu)圖；

圖3為現(xiàn)有的基于ECRL結(jié)構(gòu)絕熱電路的四級反相器/緩沖器接入的四相功率時鐘圖的波形圖；

圖4(a)為本發(fā)明的P管采樣型自舉絕熱電路的電路圖；

圖4(b)為本發(fā)明的P管采樣型自舉絕熱電路的符號圖；

圖4(c)為本發(fā)明的P管采樣型自舉絕熱電路的時鐘波形圖；

圖5為本發(fā)明的四級反相器/緩沖器的結(jié)構(gòu)圖；

圖6為本發(fā)明的四級反相器/緩沖器的接入的四相功率時鐘圖的波形圖；

圖7為標準電壓(1v)下，現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路在PTM32nm標準工藝下的仿真波形圖

圖8為標準電壓(1v)下，本發(fā)明的P管采樣型自舉絕熱電路在PTM32nm標準工藝下的仿真波形圖。

具體實施方式

本發(fā)明公開了一種P管采樣型自舉絕熱電路，以下結(jié)合附圖實施例對本發(fā)明的P管采樣型自舉絕熱電路作進一步詳細描述。

實施例一：如圖4(a)、4(b)和4(c)所示，一種P管采樣型自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2第三NMOS管N3和第四NMOS管N4；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第三PMOS管P3的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第四PMOS管P4的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管P3的源極和第三NMOS管N3的柵極連接，第三PMOS管P3的柵極和第四PMOS管P4的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管P4的源極和第四NMOS管N4的柵極連接，第二NMOS管N2的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管N1的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極接地，P管采樣型自舉絕熱電路的第一時鐘端和P管采樣型自舉絕熱電路的第二時鐘端接入的時鐘信號幅值相同，但是相位相差90度。

實施例二：如圖4(a)、4(b)和4(c)所示，一種P管采樣型自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2第三NMOS管N3和第四NMOS管N4；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第三PMOS管P3的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第四PMOS管P4的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管P3的源極和第三NMOS管N3的柵極連接，第三PMOS管P3的柵極和第四PMOS管P4的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管P4的源極和第四NMOS管N4的柵極連接，第二NMOS管N2的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管N1的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極接地，P管采樣型自舉絕熱電路的第一時鐘端和P管采樣型自舉絕熱電路的第二時鐘端接入的時鐘信號幅值相同，但是相位相差90度。

本實施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4的寬長比均為第三NMOS管N3和第四NMOS管N4的寬長比均為第一NMOS管N1和第二NMOS管N2的寬長比均為

將本發(fā)明的P管采樣型自舉絕熱電路在PTM32nm和現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路，在PTM32nm標準工藝下分別進行仿真。標準電壓(1v)下，現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路在PTM32nm標準工藝下的仿真波形圖如圖7所示；標準電壓(1v)下，本發(fā)明的P管采樣型自舉絕熱電路在PTM32nm標準工藝下的仿真波形圖如圖8所示。分析圖7和圖8可知，本發(fā)明的P管采樣型自舉絕熱電路具有正確的邏輯和明顯的低功耗特性。

本發(fā)明還公開了一種采用上述P管采樣型自舉絕熱電路的四級反相器/緩沖器，以下結(jié)合附圖實施例對本發(fā)明的四級反相器/緩沖器作進一步詳細描述。

實施例一：如圖4(a)、4(b)、4(c)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個P管采樣型自舉絕熱電路，P管采樣型自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2第三NMOS管N3和第四NMOS管N4；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第三PMOS管P3的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第四PMOS管P4的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管P3的源極和第三NMOS管N3的柵極連接，第三PMOS管P3的柵極和第四PMOS管P4的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管P4的源極和第四NMOS管N4的柵極連接，第二NMOS管N2的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管N1的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極接地；第一個P管采樣型自舉絕熱電路的輸入端為四級反相器/緩沖器的輸入端，第一個P管采樣型自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個P管采樣型自舉絕熱電路的輸出端和第二個P管采樣型自舉絕熱電路的輸入端連接，第一個P管采樣型自舉絕熱電路的反相輸出端和第二個P管采樣型自舉絕熱電路的反相輸入端連接，第二個P管采樣型自舉絕熱電路的輸出端和第三個P管采樣型自舉絕熱電路的輸入端連接，第二個P管采樣型自舉絕熱電路的反相輸出端和第三個P管采樣型自舉絕熱電路的反相輸入端連接，第三個P管采樣型自舉絕熱電路的輸出端和第四個P管采樣型自舉絕熱電路的輸入端連接，第三個P管采樣型自舉絕熱電路的反相輸出端和第四個P管采樣型自舉絕熱電路的反相輸入端連接，第四個P管采樣型自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個P管采樣型自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個P管采樣型自舉絕熱電路的第一時鐘端和第三個P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為四級反相器/緩沖器的第一時鐘端，第一個P管采樣型自舉絕熱電路的第一時鐘端和第四個P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為四級反相器/緩沖器的第二時鐘端，第一個P管采樣型自舉絕熱電路的第二時鐘端和第二個P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為四級反相器/緩沖器的第三時鐘端，第二個P管采樣型自舉絕熱電路的第二時鐘端和第三個P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為四級反相器/緩沖器的第四時鐘端，四級反相器/緩沖器的第一時鐘端接入第一時鐘信號CLK1，四級反相器/緩沖器的第二時鐘端接入第二時鐘信號CLK2，四級反相器/緩沖器的第三時鐘端接入第三時鐘信號CLK3，四級反相器/緩沖器的第四時鐘端接入第四時鐘信號CLK4，第一時鐘信號CLK1、第二時鐘信號CLK2、第三時鐘信號CLK3和第四時鐘信號CLK4的幅值相同，第一時鐘信號CLK1和第二時鐘信號CLK2的相位相差90度，第一時鐘信號CLK1和第三時鐘信號CLK3的相位相差180度，第一時鐘信號CLK1和第四時鐘信號CLK4的相位相差270度。

實施例二：如圖4(a)、4(b)、4(c)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個P管采樣型自舉絕熱電路，P管采樣型自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2第三NMOS管N3和第四NMOS管N4；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為P管采樣型自舉絕熱電路的第一時鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第三PMOS管P3的漏極連接且其連接端為P管采樣型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第四PMOS管P4的漏極連接且其連接端為P管采樣型自舉絕熱電路的反相輸出端，第三PMOS管P3的源極和第三NMOS管N3的柵極連接，第三PMOS管P3的柵極和第四PMOS管P4的柵極連接且其連接端為P管采樣型自舉絕熱電路的第二時鐘端，第四PMOS管P4的源極和第四NMOS管N4的柵極連接，第二NMOS管N2的柵極為P管采樣型自舉絕熱電路的輸入端，第一NMOS管N1的柵極為P管采樣型自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極接地；第一個P管采樣型自舉絕熱電路的輸入端為四級反相器/緩沖器的輸入端，第一個P管采樣型自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個P管采樣型自舉絕熱電路的輸出端和第二個P管采樣型自舉絕熱電路的輸入端連接，第一個P管采樣型自舉絕熱電路的反相輸出端和第二個P管采樣型自舉絕熱電路的反相輸入端連接，第二個P管采樣型自舉絕熱電路的輸出端和第三個P管采樣型自舉絕熱電路的輸入端連接，第二個P管采樣型自舉絕熱電路的反相輸出端和第三個P管采樣型自舉絕熱電路的反相輸入端連接，第三個P管采樣型自舉絕熱電路的輸出端和第四個P管采樣型自舉絕熱電路的輸入端連接，第三個P管采樣型自舉絕熱電路的反相輸出端和第四個P管采樣型自舉絕熱電路的反相輸入端連接，第四個P管采樣型自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個P管采樣型自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個P管采樣型自舉絕熱電路的第一時鐘端和第三個P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為四級反相器/緩沖器的第一時鐘端，第一個P管采樣型自舉絕熱電路的第一時鐘端和第四個P管采樣型自舉絕熱電路的第二時鐘端連接且其連接端為四級反相器/緩沖器的第二時鐘端，第一個P管采樣型自舉絕熱電路的第二時鐘端和第二個P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為四級反相器/緩沖器的第三時鐘端，第二個P管采樣型自舉絕熱電路的第二時鐘端和第三個P管采樣型自舉絕熱電路的第一時鐘端連接且其連接端為四級反相器/緩沖器的第四時鐘端，四級反相器/緩沖器的第一時鐘端接入第一時鐘信號CLK1，四級反相器/緩沖器的第二時鐘端接入第二時鐘信號CLK2，四級反相器/緩沖器的第三時鐘端接入第三時鐘信號CLK3，四級反相器/緩沖器的第四時鐘端接入第四時鐘信號CLK4，第一時鐘信號CLK1、第二時鐘信號CLK2、第三時鐘信號CLK3和第四時鐘信號CLK4的幅值相同，第一時鐘信號CLK1和第二時鐘信號CLK2的相位相差90度，第一時鐘信號CLK1和第三時鐘信號CLK3的相位相差180度，第一時鐘信號CLK1和第四時鐘信號CLK4的相位相差270度。

本實施例中，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4的寬長比均為第三NMOS管N3和第四NMOS管N4的寬長比均為第一NMOS管N1和第二NMOS管N2的寬長比均為

為了驗證本發(fā)明的四級反相器/緩沖器的優(yōu)越性，將本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在PTM32nm標準工藝下的各種性能進行對比。使用電路仿真工具HSPICE在電路的輸入頻率為100MHz、200MHz，負載分別為10fF、20fF、30fF、40fF的條件下對兩種電路結(jié)構(gòu)進行了仿真比較分析，PTM工藝庫對應(yīng)的標準電源電壓為1V。

表1為在PTM32nm標準工藝，輸入頻率為100MHz，負載為10fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表1

從表1中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了9％，平均總功耗降低了18％，功耗延時積降低了25％。

表2為在PTM32nm標準工藝，輸入頻率為100MHz，負載為20fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表2

從表2中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了12％，平均總功耗降低了22％，功耗延時積降低了31％。

表3為在PTM32nm標準工藝，輸入頻率為100MHz，負載為30fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表3

從表3中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了14％，平均總功耗降低了25％，功耗延時積降低了35％

表4為在PTM32nm標準工藝，輸入頻率為100MHz，負載為40fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表4

從表4中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了15％，平均總功耗降低了28％，功耗延時積降低了38％。

表5為在PTM32nm標準工藝，輸入頻率為200MHz，負載為10fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表5

從表5中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了9％，平均總功耗降低了23％，功耗延時積降低了29％

表6為在PTM32nm標準工藝，輸入頻率為200MHz，負載為20fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表6

從表6中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了12％，平均總功耗降低了27％，功耗延時積降低了36％。

表7為在PTM32nm標準工藝，輸入頻率為200MHz，負載為30fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表7

從表7中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了14％，平均總功耗降低了30％，功耗延時積降低了39％

表8為在PTM32nm標準工藝，輸入頻率為200MHz，負載為40fF下本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表8

從表8中可以得出：本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，延時降低了15％，平均總功耗降低了36％，功耗延時積降低了45％

由上述的比較數(shù)據(jù)可見，在不影響電路性能的前提下，本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器相比較，工作頻率越大，負載越大，延時、功耗和功耗延時積也優(yōu)化程度也越大。