本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種帶電感雙電源供電的運(yùn)算放大器及模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

隨著無(wú)線通信技術(shù)的不斷發(fā)展，對(duì)具有射頻和中頻采樣的高速高精度模擬/數(shù)字轉(zhuǎn)換器(Analog to Digital Converter,簡(jiǎn)稱ADC)的需求不斷提升，ADC的高采樣率使得它具有高帶寬，因此能攜帶更多的信息量，簡(jiǎn)化了反折疊濾波器和系統(tǒng)的設(shè)計(jì)，同時(shí)提供很高的設(shè)計(jì)靈活性，能夠更好的助力軟件無(wú)線電的設(shè)計(jì)。

運(yùn)算放大器是高速高精度流水線ADC的關(guān)鍵模塊，隨著流水線ADC采樣速度的提高，特別是視頻(Radio Frequency,簡(jiǎn)稱RF)采樣之后，對(duì)運(yùn)算放大器建立時(shí)間的要求已經(jīng)縮短到ps級(jí)別，對(duì)運(yùn)放設(shè)計(jì)者帶來(lái)了嚴(yán)重的挑戰(zhàn)。雖然可以采用時(shí)域交織結(jié)構(gòu)來(lái)提高整體ADC的速度，但是這種結(jié)構(gòu)的ADC通常會(huì)引入offset，gain，timing，bandwidth等失配，這些失配限制了ADC的整體性能。單通道GS/s高速高精度流水線ADC也已經(jīng)被設(shè)計(jì)出來(lái)，但是需要采用數(shù)字前臺(tái)和后臺(tái)校準(zhǔn)實(shí)現(xiàn)，運(yùn)算放大器成為限制ADC性能提高的關(guān)鍵因素。

傳統(tǒng)的運(yùn)算放大器都很難同時(shí)滿足高速高精度的要求，因此設(shè)計(jì)出一種能同時(shí)滿足高增益高帶寬的新結(jié)構(gòu)運(yùn)算放大器就成了需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明克服現(xiàn)有技術(shù)不足，在對(duì)傳統(tǒng)運(yùn)算放大器進(jìn)行比較分析之后，采用了一種將折疊結(jié)構(gòu)和套筒結(jié)構(gòu)級(jí)聯(lián)的復(fù)合結(jié)構(gòu)，同時(shí)引入串聯(lián)電感，使運(yùn)算放大器整體的性能得到顯著提升。其開(kāi)環(huán)增益可達(dá)到90dB以上，開(kāi)環(huán)增益帶寬積達(dá)到20GHZ以上，在12dB增益處，帶寬高達(dá)6.7GHZ，適用于不同場(chǎng)合的具有高速高精度要求的電路中。

本發(fā)明的一個(gè)實(shí)施例提供了一種帶電感雙電源供電的運(yùn)算放大器10，包括前置放大器11和主放大級(jí)電路13；所述前置放大器11包括第一開(kāi)關(guān)M1、第二開(kāi)關(guān)M2、第三開(kāi)關(guān)M3、第四開(kāi)關(guān)M4、第五開(kāi)關(guān)M5、第一電感L1及第二電感L2；所述主放大級(jí)電路13包括第六開(kāi)關(guān)M6、第七開(kāi)關(guān)M7、第八開(kāi)關(guān)M8、第九開(kāi)關(guān)M9、第十開(kāi)關(guān)M10、第十一開(kāi)關(guān)M11、第十二開(kāi)關(guān)M12及第十三開(kāi)關(guān)M13；其中，

所述第一電感L1、所述第四開(kāi)關(guān)M4、所述第二開(kāi)關(guān)M2及所述第一開(kāi)關(guān)M1依次串接于電壓源VDD與接地端GND之間；所述第二電感L2、所述第五開(kāi)關(guān)M5及所述第三開(kāi)關(guān)M3依次串接于電壓源VDD與所述第二開(kāi)關(guān)M2和所述第一開(kāi)關(guān)M1串接形成的節(jié)點(diǎn)C處之間；所述第四開(kāi)關(guān)M4與所述第五開(kāi)關(guān)M5的控制端輸入反饋電平V_CMFB，所述第二開(kāi)關(guān)M2的控制端電連接至第一輸入端VIN1，所述第三開(kāi)關(guān)M3的控制端電連接至第二輸入端VIN2，所述第一開(kāi)關(guān)M1的控制端輸入第五電壓VB5；

所述第十二開(kāi)關(guān)M12、所述第十開(kāi)關(guān)M10、所述第八開(kāi)關(guān)M8及所述第六開(kāi)關(guān)M6依次串接于電壓源VDD與接地端GND之間；所述第十三開(kāi)關(guān)M13、所述第十一開(kāi)關(guān)M11、所述第九開(kāi)關(guān)M9及所述第七開(kāi)關(guān)M7依次串接于電壓源VDD與接地端GND之間；所述第十二開(kāi)關(guān)M12的控制端及所述第十三開(kāi)關(guān)M13的控制端均輸入第一電壓VB1，所述第十開(kāi)關(guān)M10的控制端電連接至所述第十二開(kāi)關(guān)M12與所述第十開(kāi)關(guān)M10串接形成的節(jié)點(diǎn)D處，所述第十一開(kāi)關(guān)M11的控制端電連接至所述第十三開(kāi)關(guān)M13與所述第十一開(kāi)關(guān)M11串接形成的節(jié)點(diǎn)E處，所述第八開(kāi)關(guān)M8的控制端電連接至所述第八開(kāi)關(guān)M8與所述第六開(kāi)關(guān)M6串接形成的節(jié)點(diǎn)F處，所述第九開(kāi)關(guān)M9的控制端電連接至所述第九開(kāi)關(guān)M9與所述第七開(kāi)關(guān)M7串接形成的節(jié)點(diǎn)G處，所述第六開(kāi)關(guān)M6的控制端電連接至所述第四開(kāi)關(guān)M4與所述第二開(kāi)關(guān)M2串接形成的節(jié)點(diǎn)A處，所述第七開(kāi)關(guān)M7的控制端電連接至所述第五開(kāi)關(guān)M5與所述第三開(kāi)關(guān)M3串接形成的節(jié)點(diǎn)B處，第一輸入端VOUT1電連接至所述第十開(kāi)關(guān)M10與所述第八開(kāi)關(guān)M8串接形成的節(jié)點(diǎn)H處，第二輸出端VOUT2電連接至所述第十一開(kāi)關(guān)M11與所述第九開(kāi)關(guān)M9串接形成的節(jié)點(diǎn)I處。

在本發(fā)明的一個(gè)實(shí)施例中，所述第一開(kāi)關(guān)M1、所述第二開(kāi)關(guān)M2、所述第三開(kāi)關(guān)M3、所述第四開(kāi)關(guān)M4、所述第五開(kāi)關(guān)M5、所述第六開(kāi)關(guān)M6、所述第七開(kāi)關(guān)M7、所述第八開(kāi)關(guān)M8及所述第九開(kāi)關(guān)M9為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十開(kāi)關(guān)M10、所述第十一開(kāi)關(guān)M11、所述第十二開(kāi)關(guān)M12及所述第十三開(kāi)關(guān)M13為PMOS晶體管且其控制端為PMOS晶體管的柵極。

在本發(fā)明的一個(gè)實(shí)施例中，所述主放大級(jí)電路13還包括第一放大器131；

所述第十開(kāi)關(guān)M10的控制端電連接至所述第十二開(kāi)關(guān)M12與所述第十開(kāi)關(guān)M10串接形成的節(jié)點(diǎn)D處，所述第十一開(kāi)關(guān)M11的控制端電連接至所述第十三開(kāi)關(guān)M13與所述第十一開(kāi)關(guān)M11串接形成的節(jié)點(diǎn)E處，包括：

所述第一放大器131的正輸入端電連接至所述第十三開(kāi)關(guān)M13與所述第十一開(kāi)關(guān)M11串接形成的節(jié)點(diǎn)E處，其負(fù)輸入端電連接至所述第十二開(kāi)關(guān)M12與所述第十開(kāi)關(guān)M10串接形成的節(jié)點(diǎn)D處，其正輸出端電連接至所述第十開(kāi)關(guān)M10的控制端，其負(fù)輸出端電連接至所述第十一開(kāi)關(guān)M11的控制端。

在本發(fā)明的一個(gè)實(shí)施例中，所述第一放大器131包括第十四開(kāi)關(guān)M14、第十五開(kāi)關(guān)M15、第十六開(kāi)關(guān)M16、第十七開(kāi)關(guān)M17、第十八開(kāi)關(guān)M18、第十九開(kāi)關(guān)M19、第二十開(kāi)關(guān)M20及第二十一開(kāi)關(guān)M21；其中，

所述第二十開(kāi)關(guān)M20、所述第十八開(kāi)關(guān)M18、所述第十六開(kāi)關(guān)M16及所述第十四開(kāi)關(guān)M14依次串接于電壓源VDD與接地端GND之間，所述第二十一開(kāi)關(guān)M21、所述第十九開(kāi)關(guān)M19、所述第十七開(kāi)關(guān)M17及所述第十五開(kāi)關(guān)M15依次串接于電壓源VDD與接地端GND之間；所述第二十開(kāi)關(guān)M20的控制端及所述第二十一開(kāi)關(guān)M21的控制端均輸入第一電壓VB1，所述第十八開(kāi)關(guān)M18的控制端及所述第十九開(kāi)關(guān)M19的控制端均輸入第二電壓VB2，所述第十六開(kāi)關(guān)M16的控制端及所述第十七開(kāi)關(guān)M17的控制端均輸入第三電壓VB3，所述第十四開(kāi)關(guān)M14的控制端及所述第十五開(kāi)關(guān)M15的控制端分別作為所述第一放大器131的兩個(gè)輸入端VNI1、VNI2，所述第十八開(kāi)關(guān)M18與所述第十六開(kāi)關(guān)M16串接形成的節(jié)點(diǎn)J及所述第十九開(kāi)關(guān)M19與所述第十七開(kāi)關(guān)M17串接形成的節(jié)點(diǎn)K分別作為所述第一放大器131的兩個(gè)輸出端VNO1、VNO2。

在本發(fā)明的一個(gè)實(shí)施例中，所述第十四開(kāi)關(guān)M14、所述第十五開(kāi)關(guān)M15、所述第十六開(kāi)關(guān)M16及所述第十七開(kāi)關(guān)M17為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第十八開(kāi)關(guān)M18、所述第十九開(kāi)關(guān)M19、所述第二十開(kāi)關(guān)M20及所述第二十一開(kāi)關(guān)M21為PMOS晶體管且其控制端為PMOS晶體管的柵極。

在本發(fā)明的一個(gè)實(shí)施例中，所述主放大級(jí)電路13還包括第二放大器133；

所述第八開(kāi)關(guān)M8的控制端電連接至所述第八開(kāi)關(guān)M8與所述第六開(kāi)關(guān)M6串接形成的節(jié)點(diǎn)F處，所述第九開(kāi)關(guān)M9的控制端電連接至所述第九開(kāi)關(guān)M9與所述第七開(kāi)關(guān)M7串接形成的節(jié)點(diǎn)G處，包括：

所述第二放大器133的正輸入端電連接至所述第八開(kāi)關(guān)M8與所述第六開(kāi)關(guān)M6串接形成的節(jié)點(diǎn)F處，其負(fù)輸入端電連接至所述第九開(kāi)關(guān)M9與所述第七開(kāi)關(guān)M7串接形成的節(jié)點(diǎn)G處，其正輸出端電連接至所述第九開(kāi)關(guān)M9的控制端，其負(fù)輸出端電連接至所述第八開(kāi)關(guān)M8的控制端。

在本發(fā)明的一個(gè)實(shí)施例中，所述第二放大器133包括第二十二開(kāi)關(guān)M22、第二十三開(kāi)關(guān)M23、第二十四開(kāi)關(guān)M24、第二十五開(kāi)關(guān)M25、第二十六開(kāi)關(guān)M26、第二十七開(kāi)關(guān)M27、第二十八開(kāi)關(guān)M28及第二十九開(kāi)關(guān)M29；其中，

所述第二十八開(kāi)關(guān)M28、所述第二十六開(kāi)關(guān)M26、所述第二十四開(kāi)關(guān)M24及所述第二十二開(kāi)關(guān)M22依次串接于電壓源VDD與接地端GND之間，所述第二十九開(kāi)關(guān)M29、所述第二十七開(kāi)關(guān)M27、所述第二十五開(kāi)關(guān)M25及所述第二十三開(kāi)關(guān)M23依次串接于電壓源VDD與接地端GND之間；所述第二十六開(kāi)關(guān)M26的控制端及所述第二十七開(kāi)關(guān)M27的控制端均輸入第二電壓VB2，所述第二十四開(kāi)關(guān)M24的控制端及所述第二十五開(kāi)關(guān)M25的控制端均輸入第三電壓VB3，所述第二十二開(kāi)關(guān)M22的控制端及所述第二十三開(kāi)關(guān)M23的控制端輸入第四電壓VB4，所述第二十八開(kāi)關(guān)M28的控制端及所述第二十九開(kāi)關(guān)M29的控制端分別作為所述第二放大器133的兩個(gè)輸入端VPI1、VPI2，所述第二十六開(kāi)關(guān)M26與所述第二十四開(kāi)關(guān)M24串接形成的節(jié)點(diǎn)L及所述第二十七開(kāi)關(guān)M27與所述第二十五開(kāi)關(guān)M25串接形成的節(jié)點(diǎn)M分別作為所述第二放大器133的兩個(gè)輸出端VNO1、VNO2。

在本發(fā)明的一個(gè)實(shí)施例中，所述第二十二開(kāi)關(guān)M22、所述第二十三開(kāi)關(guān)M23、所述第二十四開(kāi)關(guān)M24及所述第二十五開(kāi)關(guān)M25為NMOS晶體管且其控制端為NMOS晶體管的柵極，所述第二十六開(kāi)關(guān)M26、所述第二十七開(kāi)關(guān)M27、所述第二十八開(kāi)關(guān)M28及所述第二十九開(kāi)關(guān)M29為PMOS晶體管且其控制端為PMOS晶體管的柵極。

本發(fā)明的另一個(gè)實(shí)施例提供了一種模數(shù)轉(zhuǎn)換器，包括運(yùn)算放大器，其中，所述運(yùn)算放大器為上述任一所述的帶電感雙電源供電的運(yùn)算放大器10。

本發(fā)明實(shí)施例，具備如下優(yōu)點(diǎn)：

1、采用電感并聯(lián)補(bǔ)償技術(shù)，在前置放大器的電路中串聯(lián)兩個(gè)電感，提升相位裕度，加快運(yùn)算放大器的建立時(shí)間，減小功耗；

2、采用輸出擺幅縮放技術(shù)，在主放大級(jí)電路中減少一個(gè)尾電流源，從而實(shí)現(xiàn)增大輸出電壓擺幅的目的；

3、采用增益自舉技術(shù)，在主放大級(jí)加入兩個(gè)輔助放大器，包含前置放大器，采用簡(jiǎn)單的有源負(fù)載共源放大器，使用NMOS管作為負(fù)載，采用雙電源電壓技術(shù)，分別給前置放大器與主放大級(jí)提供電壓。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器的電路結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的另一種帶電感雙電源供電的運(yùn)算放大器的電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的一種第一放大器的電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種第二放大器的電路結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器的小信號(hào)等效電路示意圖；

圖6為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的幅頻特性示意圖；

圖7為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放加了電感時(shí)的幅頻特性示意圖；

圖8為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的幅頻和相頻特性示意圖；

圖9為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放加了電感時(shí)的幅頻和相頻特性示意圖；

圖10為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的階躍響應(yīng)特性示意圖；

圖11為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在加了電感時(shí)的階躍響應(yīng)特性示意圖。

具體實(shí)施方式

本發(fā)明提供的是一種具有高增益，高帶寬和低功耗性能的全差分運(yùn)算放大器。與傳統(tǒng)的運(yùn)算放大器相比，其采用了一種將折疊結(jié)構(gòu)和套筒結(jié)構(gòu)級(jí)聯(lián)的復(fù)合結(jié)構(gòu)，包含一個(gè)前置放大器和主放大級(jí)電路，同時(shí)在前置放大器中引入串聯(lián)電感，提高了放大器的整體性能，降低了功耗，適用于各種不同高速高精度的應(yīng)用場(chǎng)合。為了使本發(fā)明要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施實(shí)例進(jìn)行詳細(xì)描述。

實(shí)施例一

請(qǐng)參見(jiàn)圖1，圖1為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器的電路結(jié)構(gòu)示意圖。該帶電感雙電源供電的運(yùn)算放大器10包括前置放大器11和主放大級(jí)電路13；前置放大器11包括第一開(kāi)關(guān)M1、第二開(kāi)關(guān)M2、第三開(kāi)關(guān)M3、第四開(kāi)關(guān)M4、第五開(kāi)關(guān)M5、第一電感L1及第二電感L2；主放大級(jí)電路13包括第六開(kāi)關(guān)M6、第七開(kāi)關(guān)M7、第八開(kāi)關(guān)M8、第九開(kāi)關(guān)M9、第十開(kāi)關(guān)M10、第十一開(kāi)關(guān)M11、第十二開(kāi)關(guān)M12及第十三開(kāi)關(guān)M13。

具體地，第一電感L1、第四開(kāi)關(guān)M4、第二開(kāi)關(guān)M2及第一開(kāi)關(guān)M1依次串接于電壓源VDD與接地端GND之間；第二電感L2、第五開(kāi)關(guān)M5及第三開(kāi)關(guān)M3依次串接于電壓源VDD與第二開(kāi)關(guān)M2和第一開(kāi)關(guān)M1串接形成的節(jié)點(diǎn)C處之間；第四開(kāi)關(guān)M4與第五開(kāi)關(guān)M5的控制端輸入反饋電平V_CMFB，第二開(kāi)關(guān)M2的控制端電連接至第一輸入端VIN1，第三開(kāi)關(guān)M3的控制端電連接至第二輸入端VIN2，第一開(kāi)關(guān)M1的控制端輸入第五電壓VB5；

第十二開(kāi)關(guān)M12、第十開(kāi)關(guān)M10、第八開(kāi)關(guān)M8及第六開(kāi)關(guān)M6依次串接于電壓源VDD與接地端GND之間；第十三開(kāi)關(guān)M13、第十一開(kāi)關(guān)M11、第九開(kāi)關(guān)M9及第七開(kāi)關(guān)M7依次串接于電壓源VDD與接地端GND之間；第十二開(kāi)關(guān)M12的控制端及第十三開(kāi)關(guān)M13的控制端均輸入第一電壓VB1，第十開(kāi)關(guān)M10的控制端電連接至第十二開(kāi)關(guān)M12與第十開(kāi)關(guān)M10串接形成的節(jié)點(diǎn)D處，第十一開(kāi)關(guān)M11的控制端電連接至第十三開(kāi)關(guān)M13與第十一開(kāi)關(guān)M11串接形成的節(jié)點(diǎn)E處，第八開(kāi)關(guān)M8的控制端電連接至第八開(kāi)關(guān)M8與第六開(kāi)關(guān)M6串接形成的節(jié)點(diǎn)F處，第九開(kāi)關(guān)M9的控制端電連接至第九開(kāi)關(guān)M9與第七開(kāi)關(guān)M7串接形成的節(jié)點(diǎn)G處，第六開(kāi)關(guān)M6的控制端電連接至第四開(kāi)關(guān)M4與第二開(kāi)關(guān)M2串接形成的節(jié)點(diǎn)A處，第七開(kāi)關(guān)M7的控制端電連接至第五開(kāi)關(guān)M5與第三開(kāi)關(guān)M3串接形成的節(jié)點(diǎn)B處，第一輸入端VOUT1電連接至第十開(kāi)關(guān)M10與第八開(kāi)關(guān)M8串接形成的節(jié)點(diǎn)H處，第二輸出端VOUT2電連接至第十一開(kāi)關(guān)M11與第九開(kāi)關(guān)M9串接形成的節(jié)點(diǎn)I處。

優(yōu)選地，請(qǐng)參見(jiàn)圖2，圖2為本發(fā)明實(shí)施例提供的另一種帶電感雙電源供電的運(yùn)算放大器的電路結(jié)構(gòu)示意圖。該主放大級(jí)電路13還包括第一放大器131和第二放大器133。其中，第一放大器131的正輸入端電連接至第十三開(kāi)關(guān)M13與第十一開(kāi)關(guān)M11串接形成的節(jié)點(diǎn)E處，其負(fù)輸入端電連接至第十二開(kāi)關(guān)M12與第十開(kāi)關(guān)M10串接形成的節(jié)點(diǎn)D處，其正輸出端電連接至第十開(kāi)關(guān)M10的控制端，其負(fù)輸出端電連接至第十一開(kāi)關(guān)M11的控制端；第二放大器133的正輸入端電連接至第八開(kāi)關(guān)M8與第六開(kāi)關(guān)M6串接形成的節(jié)點(diǎn)F處，其負(fù)輸入端電連接至第九開(kāi)關(guān)M9與第七開(kāi)關(guān)M7串接形成的節(jié)點(diǎn)G處，其正輸出端電連接至第九開(kāi)關(guān)M9的控制端，其負(fù)輸出端電連接至第八開(kāi)關(guān)M8的控制端。

具體地，請(qǐng)參見(jiàn)圖3，圖3為本發(fā)明實(shí)施例提供的一種第一放大器的電路結(jié)構(gòu)示意圖。該第一放大器131包括第十四開(kāi)關(guān)M14、第十五開(kāi)關(guān)M15、第十六開(kāi)關(guān)M16、第十七開(kāi)關(guān)M17、第十八開(kāi)關(guān)M18、第十九開(kāi)關(guān)M19、第二十開(kāi)關(guān)M20及第二十一開(kāi)關(guān)M21；其中，第二十開(kāi)關(guān)M20、第十八開(kāi)關(guān)M18、第十六開(kāi)關(guān)M16及第十四開(kāi)關(guān)M14依次串接于電壓源VDD與接地端GND之間，第二十一開(kāi)關(guān)M21、第十九開(kāi)關(guān)M19、第十七開(kāi)關(guān)M17及第十五開(kāi)關(guān)M15依次串接于電壓源VDD與接地端GND之間；第二十開(kāi)關(guān)M20的控制端及第二十一開(kāi)關(guān)M21的控制端均輸入第一電壓VB1，第十八開(kāi)關(guān)M18的控制端及第十九開(kāi)關(guān)M19的控制端均輸入第二電壓VB2，第十六開(kāi)關(guān)M16的控制端及第十七開(kāi)關(guān)M17的控制端均輸入第三電壓VB3，第十四開(kāi)關(guān)M14的控制端及第十五開(kāi)關(guān)M15的控制端分別作為第一放大器131的兩個(gè)輸入端VNI1、VNI2，第十八開(kāi)關(guān)M18與第十六開(kāi)關(guān)M16串接形成的節(jié)點(diǎn)J及第十九開(kāi)關(guān)M19與第十七開(kāi)關(guān)M17串接形成的節(jié)點(diǎn)K分別作為第一放大器131的兩個(gè)輸出端VNO1、VNO2。

具體地，請(qǐng)參見(jiàn)圖4，圖4為本發(fā)明實(shí)施例提供的一種第二放大器的電路結(jié)構(gòu)示意圖。該第二放大器133包括第二十二開(kāi)關(guān)M22、第二十三開(kāi)關(guān)M23、第二十四開(kāi)關(guān)M24、第二十五開(kāi)關(guān)M25、第二十六開(kāi)關(guān)M26、第二十七開(kāi)關(guān)M27、第二十八開(kāi)關(guān)M28及第二十九開(kāi)關(guān)M29；其中，第二十八開(kāi)關(guān)M28、第二十六開(kāi)關(guān)M26、第二十四開(kāi)關(guān)M24及第二十二開(kāi)關(guān)M22依次串接于電壓源VDD與接地端GND之間，第二十九開(kāi)關(guān)M29、第二十七開(kāi)關(guān)M27、第二十五開(kāi)關(guān)M25及第二十三開(kāi)關(guān)M23依次串接于電壓源VDD與接地端GND之間；第二十六開(kāi)關(guān)M26的控制端及第二十七開(kāi)關(guān)M27的控制端均輸入第二電壓VB2，第二十四開(kāi)關(guān)M24的控制端及第二十五開(kāi)關(guān)M25的控制端均輸入第三電壓VB3，第二十二開(kāi)關(guān)M22的控制端及第二十三開(kāi)關(guān)M23的控制端輸入第四電壓VB4，第二十八開(kāi)關(guān)M28的控制端及第二十九開(kāi)關(guān)M29的控制端分別作為第二放大器133的兩個(gè)輸入端VPI1、VPI2，第二十六開(kāi)關(guān)M26與第二十四開(kāi)關(guān)M24串接形成的節(jié)點(diǎn)L及第二十七開(kāi)關(guān)M27與第二十五開(kāi)關(guān)M25串接形成的節(jié)點(diǎn)M分別作為第二放大器133的兩個(gè)輸出端VNO1、VNO2。

優(yōu)選地，第一開(kāi)關(guān)M1、第二開(kāi)關(guān)M2、第三開(kāi)關(guān)M3、第四開(kāi)關(guān)M4、第五開(kāi)關(guān)M5、第六開(kāi)關(guān)M6、第七開(kāi)關(guān)M7、第八開(kāi)關(guān)M8及第九開(kāi)關(guān)M9為NMOS晶體管且其控制端為NMOS晶體管的柵極，第十開(kāi)關(guān)M10、第十一開(kāi)關(guān)M11、第十二開(kāi)關(guān)M12及第十三開(kāi)關(guān)M13為PMOS晶體管且其控制端為PMOS晶體管的柵極。

優(yōu)選地，第十四開(kāi)關(guān)M14、第十五開(kāi)關(guān)M15、第十六開(kāi)關(guān)M16及第十七開(kāi)關(guān)M17為NMOS晶體管且其控制端為NMOS晶體管的柵極，第十八開(kāi)關(guān)M18、第十九開(kāi)關(guān)M19、第二十開(kāi)關(guān)M20及第二十一開(kāi)關(guān)M21為PMOS晶體管且其控制端為PMOS晶體管的柵極。

優(yōu)選地，第二十二開(kāi)關(guān)M22、第二十三開(kāi)關(guān)M23、第二十四開(kāi)關(guān)M24及第二十五開(kāi)關(guān)M25為NMOS晶體管且其控制端為NMOS晶體管的柵極，第二十六開(kāi)關(guān)M26、第二十七開(kāi)關(guān)M27、第二十八開(kāi)關(guān)M28及第二十九開(kāi)關(guān)M29為PMOS晶體管且其控制端為PMOS晶體管的柵極。

實(shí)施例二

本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，重點(diǎn)對(duì)其工作原理及連接關(guān)系進(jìn)行進(jìn)一步說(shuō)明。

請(qǐng)?jiān)俅螀⒁?jiàn)圖1，該運(yùn)算放大器10包含一個(gè)前置放大器11，由M1～M5，L1、L2組成，其采用簡(jiǎn)單的有源負(fù)載共源放大器，以M2、M3作為輸入管，使用NMOS管M4、M5作為負(fù)載，在M4、M5上方串聯(lián)兩個(gè)電感L1、L2。

該前置放大器11采用1.2V的電源電壓VDD進(jìn)行供電，在保證所有MOS管都工作在安全區(qū)域的同時(shí)，可以減小電路功耗。輸入管M2、M3采用最小溝道長(zhǎng)度，使電路速度更快。因?yàn)榍爸梅糯笃?1只提供低增益，且會(huì)在其輸出端引入整體運(yùn)算放大器10的次級(jí)點(diǎn)，所以其負(fù)載管M4、M5也采用最小溝道長(zhǎng)度，可以減小寄生電容。負(fù)載管M4、M5采用NMOS管，可以引入共模調(diào)節(jié)點(diǎn)，同時(shí)調(diào)節(jié)整體運(yùn)算放大器的共模電平，所以可以省去主放大級(jí)電路的尾電流源，增加主放大級(jí)的輸出擺幅。在M4、M5上方串聯(lián)兩個(gè)電感，利用電感優(yōu)化電容負(fù)載的頻率特性，從而推高前置放大器的極點(diǎn)，提高運(yùn)放的相位裕度和加快建立速度，進(jìn)而減少運(yùn)放的整體功耗。

請(qǐng)參見(jiàn)圖5，圖5為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器的小信號(hào)等效電路示意圖。根據(jù)圖5，可以推導(dǎo)出該前置放大器11中RLC網(wǎng)絡(luò)的輸出阻抗表達(dá)式：

推導(dǎo)輸出阻抗與頻率的變化關(guān)系得到：

式(2)表明，加入電感后，引入了一個(gè)零點(diǎn)。由于電容負(fù)載隨著輸入頻率的增加，容抗會(huì)減小，使得增益隨著頻率增加而下降。而加入電感之后，電感與負(fù)載電阻串聯(lián)提供了一個(gè)阻抗隨頻率增加的器件(引入一個(gè)零點(diǎn))，有助于補(bǔ)償容抗的減小，相比于原始的RC網(wǎng)絡(luò)，可以實(shí)現(xiàn)在更寬的頻率范圍內(nèi)保持阻抗不變。不同于RC網(wǎng)絡(luò)，式(2)中的分子會(huì)隨著頻率的增加而增加，分母中的這一項(xiàng)在低于LC諧振頻率的情況下也會(huì)使得|Z(jw)|隨著頻率的增加而增大，這兩項(xiàng)會(huì)同時(shí)擴(kuò)展帶寬。因此采用電感并聯(lián)補(bǔ)償技術(shù)，可以在不增加功耗的情況下，利用零點(diǎn)補(bǔ)償?shù)姆椒▉?lái)擴(kuò)展帶寬。

該運(yùn)算放大器10包含一個(gè)主放大級(jí)電路13，請(qǐng)參見(jiàn)圖2，其主體采用傳統(tǒng)的套筒結(jié)構(gòu)，由M6～M13組成，采用2.5V的電源電壓VDD進(jìn)行供電，以M6、M7作為主放大級(jí)的輸入管，分別在M8、M9和M10、M11的柵源端使用輔助放大器，請(qǐng)一并參見(jiàn)圖3及圖4，其中M8、M9處的輔助放大器(即第一放大器)，由M14～M21組成，采用傳統(tǒng)套筒結(jié)構(gòu)，以M14、M15作為輸入管。M10、M11處的輔助放大器(即第二放大器)，結(jié)構(gòu)與第一放大器相同，由M22～M29組成，以PMOS管M28、M29作為輸入管。

主放大級(jí)中的信號(hào)通路均在NMOS管M6～M9上，所以把M6～M9的溝道長(zhǎng)度都取最小值，使電路速度更快，同時(shí)考慮到運(yùn)算放大器輸出擺幅、電路穩(wěn)定性和增益的要求，在NMOS管上堆疊2個(gè)PMOS管。M6～M13都取最小溝道長(zhǎng)度，它們的本征增益都較小，所以主放大級(jí)的主體套筒結(jié)構(gòu)增益很難做大，因此采用增益自舉技術(shù)，在保證運(yùn)算放大器主體工作穩(wěn)定的前提下，通過(guò)分別在M8、M9和M10、M11的柵源端使用輔助放大器，提高M(jìn)8、M9和M10、M11漏端看進(jìn)去的阻抗，進(jìn)而提高主放大級(jí)電路的整體增益。

本發(fā)明帶電感雙電源供電高速高精度運(yùn)算放大器的主要仿真結(jié)果如下：

請(qǐng)參見(jiàn)圖6，圖6為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的幅頻特性示意圖。從圖中可以看出，運(yùn)放在低頻時(shí),增益達(dá)到90dB,增益帶寬積達(dá)到18.5GHZ。

請(qǐng)參見(jiàn)圖7，圖7為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放加了電感時(shí)的幅頻特性示意圖。從圖中可以看出，運(yùn)放在低頻時(shí)，增益達(dá)到90dB，增益帶寬積達(dá)到20.2GHZ。與未加電感時(shí)相比，增益帶寬積增大了2.3GHZ左右。

請(qǐng)參見(jiàn)圖8，圖8為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的幅頻和相頻特性示意圖。從圖中可以看出,運(yùn)放在增益為12dB時(shí)，帶寬達(dá)到6.35GHZ，相位裕度為58度。

請(qǐng)參見(jiàn)圖9，圖9為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放加了電感時(shí)的幅頻和相頻特性示意圖。從圖中可以看出,運(yùn)放在增益為12dB時(shí)，帶寬達(dá)到6.69GHZ，相位裕度為60.6度，與未加電感時(shí)相比，帶寬與相位裕度均增大。

請(qǐng)參見(jiàn)圖10，圖10為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在整體運(yùn)放未加電感時(shí)的階躍響應(yīng)特性示意圖。從圖中可以看出，運(yùn)放輸出在經(jīng)歷小的波動(dòng)后趨于穩(wěn)定。

請(qǐng)參見(jiàn)圖11，圖11為本發(fā)明實(shí)施例提供的一種帶電感雙電源供電的運(yùn)算放大器在加了電感時(shí)的階躍響應(yīng)特性示意圖。從圖中可以看出,運(yùn)放輸出比未加電感時(shí)能更快達(dá)到穩(wěn)定，建立時(shí)間更小。

通過(guò)以上得到的仿真測(cè)試結(jié)果可知，運(yùn)放在加入電感之后，整體性能指標(biāo)要優(yōu)于未加電感時(shí)的性能指標(biāo)。

以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。