国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種基于結構加法器順序重編排的低復雜度FIR濾波器結構的制作方法

      文檔序號:12131075閱讀:333來源:國知局
      一種基于結構加法器順序重編排的低復雜度FIR濾波器結構的制作方法與工藝

      本發(fā)明涉及通信及VLSI數(shù)字信號處理領域,尤其涉及一種基于結構加法器順序重編排的低復雜度FIR濾波器結構。



      背景技術:

      隨著電子信息技術的進步,各類電子設備,如行動電話、電腦等正在不斷地朝著小型化、手持化的方向發(fā)展。這對數(shù)字信號處理(DSP)系統(tǒng)的設計提出了更加嚴格的要求。如何在滿足設計規(guī)格的情況下降低系統(tǒng)的硬件復雜度從而減小整個系統(tǒng)的尺寸,功耗與制造成本變得十分重要。作為DSP系統(tǒng)中一個最為重要的基本組成單元之一,數(shù)字濾波器被廣泛的應用于各類DSP系統(tǒng)中,如通信系統(tǒng),圖像處理系統(tǒng)等。根據(jù)單位脈沖響應的長度,數(shù)字濾波器被分為有限沖擊響應(finite impulse response,FIR)濾波器和無限沖擊響應(infinite impulse response,IIR)兩類[1-2]。與IIR濾波器無限長的單位脈沖響應不同,F(xiàn)IR濾波器的單位脈沖響應只在有限個位置處不為零。相較于IIR濾波器,F(xiàn)IR濾波器有線性相頻特性和絕對的穩(wěn)定性的有點。FIR濾波器的缺點是其電路實現(xiàn)的復雜度要明顯高于與之對應的IIR濾波器[3]。因此,低復雜度FIR濾波器電路的設計與實現(xiàn)在現(xiàn)代DSP系統(tǒng)設計中扮演著十分關鍵的角色[4-6,10]。相對于直接型濾波器結構,轉置直接型結構擁有天然的具有流水線結構的乘積累加模塊,因而更加適合高性能FIR濾波器電路設計[3]。在轉置直接型結構中,同一輸入信號先完成與所有濾波器系數(shù)的乘積操作,然后再進行延時與累加操作。如圖(1)所示,一個轉置直接型FIR濾波器由兩部分組成:(1)乘法模塊(multiplier block)和(2)乘積累加模塊(product accumulation block)。乘法模塊執(zhí)行輸入信號與濾波器系數(shù)的乘積操作,乘積累加模塊完成乘積的累加操作并最終產(chǎn)生濾波器輸出。為了降低濾波器電路的復雜度,一種無通用乘法器的FIR濾波器實現(xiàn)方法被廣泛地應用于超大規(guī)模集成電路(very Large Scale Integration Circuit,VLSI)實現(xiàn)的固定系數(shù)FIR濾波器設計中。在無通用乘法器FIR濾波器中,輸入信號與固定系數(shù)的乘法(常系數(shù)乘法)可以通過一個或多個移位-加操作來實現(xiàn)。所以整個乘法模塊可以通過一組移位-加操作得以實現(xiàn)。與乘法模塊可以被很好的優(yōu)化不同,乘積累加模塊往往被認為是固定的,因為在乘積累加模塊中無法進行共同子項的復用。因此在無通用乘法器低復雜度FIR濾波器設計實現(xiàn)領域,對乘積累加模塊優(yōu)化的工作十分有限。

      文獻[7]提出了一種通過分割結構加法器來減少每個子加法器有效字長的乘積累加模塊優(yōu)化方法。該優(yōu)化方法的核心思想是將字長較長的累加和分割成兩個字長較短的子累加和。其中濾波器每一階低位部分子累加與高位部分子加法進行獨立的運算。通過對累加和的分割,當高位部分子累加和與常系數(shù)乘積相加時,符號位擴展部分的加法運算可以被大大減少,甚至完全消除,從而達到了減少乘積累加模塊復雜度的目的。但值得注意的是,在該方法中,濾波器的最后一階輸出之后需要一個額外加法器來完成兩個子累加和的相加。同時這個額外的加法運算需要保證全部的動態(tài)范圍。因此額外加法器需要有較長的有效字長,從而導致其成為整個濾波器電路的瓶頸。

      文獻[8]提出了一種基于累加和部分冗余表示的FIR濾波器累加模塊優(yōu)化方法。不同于上一種方法,在該方法中,每個結構加法器可以被分割成多個較短的子結構加法器。子加法器與子加法器之前通過進位保留的方式進行進位輸出的傳遞,以減少進位信號在結構加法器中的傳遞,從而減小每個結構加法器的延時。而每個子結構加法器則通過漣波進位加法器來實現(xiàn)。在該方法中,每個子結構加法器的字長可以根據(jù)延時的要求來決定。當子加法器的字長為1時,該方法等同于用完全的進位保留加法器來實現(xiàn)。該結構可以有效的減少乘積累加模塊的運算時間。然而值得注意的是該結構僅僅對乘積累加模塊的延時進行了優(yōu)化,而沒有考慮整個濾波器的關鍵路徑。同時由于無法對每個結構加法器進行完美分割,分割過程可能會引入額外的全加器,從而增加整個乘積累加單元的復雜度。



      技術實現(xiàn)要素:

      本發(fā)明的主要目的在于提出一種基于結構加法器順序重編排的低復雜度FIR濾波器結構,簡化實現(xiàn)結構,降低硬件復雜度。

      為實現(xiàn)上述目的,本發(fā)明提供的一種基于結構加法器順序重編排的低復雜度FIR濾波器結構,包括乘法模塊和乘積累加模塊,所述乘積累加單元完成乘積的延時與累加;所述乘積累加單元在完成乘積的延時與累加過程中,對乘系數(shù)乘法的乘積先在本地數(shù)個相加,然后再進行累加。

      其中,所述乘積累加單元在完成乘積的延時與累加過程中,對乘系數(shù)乘法的乘積先在本地兩兩相加,然后再進行累加。

      其中,所述乘積累加單元在完成乘積的延時與累加過程中,對乘系數(shù)乘法的乘積先在本地L個相加,然后再進行累加,所述L大于2。

      其中,所述濾波器結構的傳輸函數(shù)為:

      其中hk為濾波器的第k個系數(shù),N為濾波器的階數(shù),Z為傳輸函數(shù)的參變量。

      本發(fā)明有著以下有益的效果:

      在本發(fā)明的濾波器結構中,乘系數(shù)乘法的乘積先在本地兩兩相加,然后在進行累加,以減小結構加法器有效字長。該結構可以在不明顯增大關鍵路徑長度的情況下有效的減小濾波器的硬件復雜度。因此該結構具有結構簡單、硬件復雜度低的特點,可以被廣泛的應用于低復雜度、低功耗、高性能的VLSI數(shù)字信號處理中。

      附圖說明

      圖1為轉置直接型FIR濾波器結構圖;

      圖2為式(1.6)所表示結構的直接實現(xiàn)結構圖;

      圖3為階數(shù)N為奇數(shù)時的濾波器實現(xiàn)結構圖;

      圖4為階數(shù)N為偶數(shù)時的濾波器實現(xiàn)結構圖;

      圖5為一般化的新型低復雜度濾波器結構圖;

      圖6為本發(fā)明結構乘積累加模塊復雜度與傳統(tǒng)結構的比較結果視圖;

      圖7為本發(fā)明提出的濾波器結構與文獻[7]提出結構的比較結果視圖;

      本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點將結合實施例,參照附圖做進一步說明。

      具體實施方式

      本發(fā)明中,我們提出了一種新型的基于結構加法器重新編排的FIR濾波器結構。在該新型濾波器結構中,乘系數(shù)乘法的乘積先在本地兩兩相加,然后在進行累加,以減小結構加法器有效字長。該結構可以在不明顯增大關鍵路徑長度的情況下有效的減小濾波器的硬件復雜度。因此該結構具有結構簡單,硬件復雜度低的特點,可以被廣泛的應用于低復雜度、低功耗、高性能的VLSI數(shù)字信號處理中。

      本發(fā)明的濾波器結構可以通過對FIR濾波器的傳輸函數(shù)進行變換得到。一個FIR濾波器的傳輸函數(shù)可以表示為:

      其中hk為濾波器的第k個系數(shù),N為濾波器的階數(shù),Z為傳輸函數(shù)的參變量。通過使用Horner’s rule對其進行變換,式(1.1)可以表示為:

      H(z)=h0+z-1(h1+z-1(h2+z-1(h3+...z-1(hN-1+z-1hN)...))) (0.2)

      當N為奇數(shù)時,式(1.2)可以改寫為:

      其中

      在式(1.3)-式(1.5)中,Ti被稱為混合系數(shù)(compound coefficients,CCs),每個CC中的加法器被稱為預處理結構加法器(pre-structural adder,PSA)。通過再次使用Horner’s rule,式(1.3)可以被改寫為:

      式(1.6)的直接實現(xiàn)如圖(2)所示。其中所有的CC的第一項和第二項都擁有相同的輸入。因此,所有的CC中第一項的乘法可以通過一個常系數(shù)乘法(multiple constant multiplication,MCM)模塊來實現(xiàn),而所有的CC中的第二項的乘法可以通過另一個MCM模塊來實現(xiàn)。因此整個FIR濾波器的實現(xiàn)如圖(3)所示。其中,MCM-1和MCM-2中的常系數(shù)分別為:

      類似的,當N為偶數(shù)時,濾波器的結構如圖(4)所示。其中,MCM-1和MCM-2中的常系數(shù)分別為:

      從式(1.7)和式(1.8)可以看出,無論在N為奇數(shù)還是偶數(shù)的情況下,線性相位濾波器的對稱性都得到了合理的運用,從而最下程度的減少了常系數(shù)乘法單元復雜度。

      除了由兩個系數(shù)組成一個CC的結構,本發(fā)明的濾波器結構也可以被一般化成由L個系數(shù)組成一個CC。一般化的濾波器結構如圖(5)所示。通過更多的乘系數(shù)乘積先在本地相加在進行累加,乘積累加模塊的可以被進一步降低。但值得注意的是隨著L的增加,常系數(shù)乘法模塊的復雜度也會隨之增加。因此在一般化結構中,選取一個合適的L值十分關鍵。

      本發(fā)明所提出的新型FIR濾波器結構通過對結構加法器運算順序的重新編排,大大減少了乘積累加單元中結構加法器的有效字長,從而有效減少了整個濾波器電路的整體硬件復雜度。同時由于本發(fā)明中的濾波器結構充分利用了線性相位濾波器的對稱性,常系數(shù)乘法模塊的復雜度也得到了合理的控制。通過基于位級的電路延時分析可以發(fā)現(xiàn),濾波器的關鍵路徑只增加了一個全加器的延時,因此濾波器的性能得到了保證。眾所周知,較小的電路面積意味著較低的靜態(tài)功耗,尤其在集成電路加工工藝不斷縮小的今天,靜態(tài)功耗在電路整體功耗中扮演者越來越重要的角色。因此本發(fā)明所提出的FIR濾波器結構具有結構簡單,硬件復雜度低的特點,可以被廣泛的應用于低復雜度、低功耗、高性能的VLSI數(shù)字信號處理中。

      為了驗證本發(fā)明所提出的新型FIR濾波器實現(xiàn)結構的優(yōu)越性,我們首先對一個常用的基準濾波器的乘積累加單元進行了位級的復雜度估計。圖(6)展示了本發(fā)明提出的濾波器結構與常規(guī)轉置直接型濾波器結構加法器字長的比較。從圖(6)本發(fā)明提出的濾波器結構擁有明顯低于常規(guī)結構的結構加法器字長,對于接近濾波器輸出的結構加法器,其有效字長的減少能達到將近50%。圖(7)給出了本發(fā)明所提出的方法與[7]所提出的方法的對乘積累加模塊優(yōu)化的比較。從圖中可以看出,本發(fā)明所提出的濾波器結構對于乘積累加模塊的優(yōu)化明顯好于文獻[7]中的方法,乘積累加模塊全加器消耗的減少量是[7]將近兩倍。

      為了驗證本發(fā)明濾波器整體復雜度的表現(xiàn),我們還使用了一組共六個基準濾波器進行分析以及實現(xiàn)。下表1給出了本發(fā)明濾波器結構整體復雜度與傳統(tǒng)濾波器結構全加器數(shù)量的比較。從表1中可以看出,本發(fā)明的濾波器結構常系數(shù)乘法模塊的復雜度相較于傳統(tǒng)濾波器結構有所增加,但是由于乘積累加模塊的復雜度被大大降低,濾波器的整體復雜度相較于傳統(tǒng)結構有很大程度的減少。其中減少的程度隨著濾波器的階數(shù)增大而增加。這是因為隨著濾波器階數(shù)的增加,乘積累加模塊在整個濾波器中所占的比例將越來越大。

      TABLEI

      FA COST(#FA)OF TDF STRUCTURE AND PROPOSED IMPLEMENTATION

      Acc:accumulation block.

      除了與傳統(tǒng)濾波器進行比較,本發(fā)明還使用Verilog HDL語言對現(xiàn)有不同的濾波器優(yōu)化結構進行描述,同時基于65nmCMOS集成電路制造工藝,使用綜合以及布局布線工具對濾波器電路進行VLSI實現(xiàn)。并對布局布線之后的電路進行仿真,得到不同優(yōu)化方法的濾波器結構的面積、延時以及在相同功率下的功耗。下表2展示了本發(fā)明的濾波器結構與其他不同優(yōu)化的濾波器結構的比較。從表2中可以看出,相較于文獻[8]和[9]的結構,本發(fā)明所提出的結構擁有明顯的較低的電路面積。與文獻[8]和[9]相比,整體的濾波器電路面積分別減少34%和18%。同時本發(fā)明的結構擁有與現(xiàn)存方法相接近的關鍵路徑延時,因此濾波器性能得到了保證。

      TABLE II

      POST LAYOUT RESULT OF SIX BENCHMARK FILTERS

      CPD:critical path delay.ADP:area delay product.PDP:power delay product

      以上僅為本發(fā)明的優(yōu)選實施例,并非因此限制本發(fā)明的專利范圍,凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結構或等效流程變換,或直接或間接運用在其他相關的技術領域,均同理包括在本發(fā)明的專利保護范圍內(nèi)。

      參考文獻

      [1]A.Oppenheim and R.Schafer,Discrete-time signal processing.Upper Saddle River,NJ:Prentice Hall,2003.

      [2]D.K.M.J.G.Proakis,Digital signal processing:principles,algorithms,and applications.Upper Saddle River,NJ:Prentice Hall,2006.

      [3]K.K.Parhi,VLSI Digital Signal Processing Systems:design and implementation.John Wiley and Sons,Inc.,1999.

      [4]W.B.Ye and Y.J.Yu,“Single-stage and cascade design of high order multiplierless linear phase FIR filters using genetic algorithm,”IEEE Trans.Circuits Syst.I,vol.60,no.11,pp.2987–2997,Nov.2013.

      [5]Y.J.Yu and Y.C.Lim,“Design of linear phase FIR filters in subexpression space usingmixed integer linearprogramming,”IEEE Trans.Circuits Syst.I,vol.54,pp.2330–2338,Oct.2007

      [6]Y.J.Yu and Y.C.Lim,“Optimization of linear phase FIR filters in dynamically expandingsubexpression space,”Circuits,Systems,and Signal Processing,vol.29,pp.65–80,June 2009.

      [7]M.Faust and C.H.Chang,“Optimization of structural adders in fixed coefficient transposed direct form FIR filters,”in Proc.IEEE Int.Symp.on Circuits Syst.,Taipei,May 2009,pp.2185–2188.

      [8]M.Faust,M.Kumm,C.H.Chang,and P.Zipf,“Efficient structural adder pipelining in transposed form FIR filters,”in Proc.IEEE Int.Conf.Digital Signal Processing,Singapore,Jul.2015,pp.740–743.

      [9]K.Johansson,O.Gustafsson,and L.Wanhammar,“Bit-level optimization of shift-and-add based FIR filters,”in Proc.IEEE Int.Conf.Electronics Circuits Syst.,vol.3,Marrakech,Morocco,Dec.2007,pp.713–716.

      [10]C.Y.Yao,H.H.Chen,T.F.Lin,C.J.Chien,and C.T.Hsu,"A novel commom-subexpression-elimination method for synthesizing fixed-point FIR filter,"IEEE Trans.Circuits Syst.I,vol.51,no.11,pp.2215-2221,Nov.2004。

      當前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1