本發(fā)明涉及LED照明和電路設(shè)計(jì)領(lǐng)域，具體而言，涉及一種LED驅(qū)動(dòng)裝置和控制方法及其線電壓補(bǔ)償電路和控制方法。

背景技術(shù)：

圖1是LED照明應(yīng)用系統(tǒng)工作原理簡單示意圖。圖中交流市電AC經(jīng)過整流橋，濾波電容C1變成恒定DC輸入電壓，R、C2是系統(tǒng)上電的啟動(dòng)電路，C3是負(fù)載LED濾波電容，D是續(xù)流二極管，L是電感，IC是LED lighting(LED照明)驅(qū)動(dòng)控制芯片，RCS是設(shè)置負(fù)載LED電流的電阻。IC內(nèi)部DRAIN管腳到CS管腳的通路包含功率開關(guān)MOS，這里認(rèn)為功率開關(guān)MOS閉合時(shí)，DRAIN管腳到CS管腳的通路的導(dǎo)通電阻為零，其中，IC的VCC引腳為電源引腳，與直流電源連接，用于給IC的內(nèi)部電路供電；IC的GND管腳為接地引腳，與地線連接；IC的DRAIN管腳為IC的功率開關(guān)MOS的漏極管腳，與LED連接，用于控制LED工作；IC的CS管腳為檢流輸入引腳，用于限制負(fù)載LED電流，與電阻RCS連接。

圖1系統(tǒng)簡單工作原理說明：首先這個(gè)應(yīng)用系統(tǒng)工作在電感電流臨界導(dǎo)通模式，即電感電流從峰值下降到零時(shí)，開啟開關(guān)MOS，電感電流開始線性上升，電阻RCS上電壓也開始上升，當(dāng)RCS上電壓降等于內(nèi)部基準(zhǔn)電壓VREF時(shí)，關(guān)斷開關(guān)MOS，電感電流開始下降，到零時(shí)開啟開關(guān)MOS，一直循環(huán)工作。

當(dāng)IC內(nèi)功率開關(guān)MOS閉合時(shí)，通過電感L電流為：

i_L(t)＝((VIN-VLED)/L)*t，

VLED為負(fù)載LED電壓降，t為開關(guān)MOS導(dǎo)通時(shí)間點(diǎn)，VIN為整流橋后DC電壓值。通過電感最大峰值電流為IL(peak)＝VREF/RCS，VREF是芯片IC內(nèi)部基準(zhǔn)電壓。所以流過負(fù)載LED的平均電流為ILED＝VREF/(2*RCS)。

但是在實(shí)際工作當(dāng)中，RCS上電壓即使達(dá)到內(nèi)部基準(zhǔn)電壓VREF，由于內(nèi)部電路模塊需要響應(yīng)時(shí)間，邏輯電路需要信號傳輸時(shí)間，不能立即關(guān)斷開關(guān)MOS。一般認(rèn)為電路模塊響應(yīng)時(shí)間與邏輯電路信號傳輸時(shí)間之和為系統(tǒng)延遲時(shí)間。在系統(tǒng)延遲時(shí)間內(nèi)，開關(guān)MOS仍然開啟，電感電流繼續(xù)增加，這就導(dǎo)致了通過電感電流的峰值高于初始設(shè)定值VREF/RCS，通過負(fù)載LED電流也高于設(shè)定值。并且流過電感電流的斜率與輸入電壓VIN成正比，當(dāng)VIN從小變大時(shí)，流過電感電流斜率也從小變大，這樣由于系統(tǒng)延遲導(dǎo)致電感峰值電流隨著VIN變大逐漸變大，進(jìn)一步說流過負(fù)載LED電流隨著VIN變大也逐漸變大。這樣系統(tǒng)性能就比較差，線性調(diào)整率不好，不能滿足客戶需求。

針對這一問題，市場上現(xiàn)有芯片的解決方案：設(shè)定系統(tǒng)延遲時(shí)間是固定不變的如200nS，通過內(nèi)部電路處理，讓開關(guān)MOS提前系統(tǒng)延遲時(shí)間關(guān)斷，這樣就做到通過負(fù)載LED電流等于初始設(shè)定值，在性能得到了很大優(yōu)化。

這種解決方案設(shè)定了前提條件：認(rèn)為系統(tǒng)延遲是是恒定的。而系統(tǒng)延遲時(shí)間由電路模塊響應(yīng)時(shí)間與邏輯電路信號傳輸時(shí)間兩部分組成。邏輯電路信號傳輸時(shí)間由于內(nèi)部電源恒定，可以認(rèn)為這個(gè)時(shí)間恒定的。但內(nèi)部電路模塊響應(yīng)時(shí)間會(huì)隨著系統(tǒng)應(yīng)用環(huán)境的變化而發(fā)生很大變化，這個(gè)時(shí)間并不是恒定的。因此按照固定的系統(tǒng)延遲時(shí)間來進(jìn)行調(diào)整開關(guān)MOS導(dǎo)通時(shí)間，不可避免的會(huì)遇到調(diào)整不夠或調(diào)整過頭的問題。

內(nèi)部電路模塊響應(yīng)時(shí)間不恒定原因如下：一般芯片內(nèi)部通過比較器來檢測RCS電壓是否達(dá)到內(nèi)部設(shè)定的基準(zhǔn)電壓值VREF，由于RCS電壓以一定斜率上升，理論來講，當(dāng)RCS上電壓稍大于基準(zhǔn)電壓時(shí)，比較器輸出立即進(jìn)行電位翻轉(zhuǎn)，關(guān)斷開關(guān)MOS。但是實(shí)際情況由于比較器受到自身增益，偏置電流，設(shè)計(jì)失配等原因影響，當(dāng)RCS上電壓稍大于基準(zhǔn)電壓時(shí)，比較器輸出并不會(huì)立即進(jìn)行電位翻轉(zhuǎn)。經(jīng)過一定的響應(yīng)時(shí)間，才能有效翻轉(zhuǎn)。這個(gè)響應(yīng)時(shí)間和RCS電壓上升斜率有直接關(guān)系，如果RCS電壓上升斜率很小，那么比較器就需要比較大的響應(yīng)時(shí)間，如果RCS電壓上升斜率很大，那么比較器響應(yīng)時(shí)間就比較小。因此在整個(gè)交流市電輸入范圍內(nèi)176V～264V，系統(tǒng)延遲時(shí)間并不是恒定的，并且比較器響應(yīng)時(shí)間占整個(gè)系統(tǒng)延遲時(shí)間很大比例。

針對現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)膯栴}，目前尚未提出有效的解決方案。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種LED驅(qū)動(dòng)裝置和控制方法及其線電壓補(bǔ)償電路和控制方法，以至少解決現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。

根據(jù)本發(fā)明實(shí)施例的一個(gè)方面，提供了一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路，包括：第一電路單元，第一電路單元的第一端與LED驅(qū)動(dòng)裝置的第一管腳連接，用于采樣電流檢測電阻的峰值電壓；第二電路單元，第二電路單元的第一端接入基準(zhǔn)電壓，用于采樣基準(zhǔn)電壓；電壓補(bǔ)償電路單元，電壓補(bǔ)償電路單元的第一端、第一電路單元的第二端和第二電路單元的第二端連接于第一節(jié)點(diǎn)，電壓補(bǔ)償電路單元的第二端與LED驅(qū)動(dòng)裝置的第一管腳連接，用于電壓補(bǔ)償；其中，LED驅(qū)動(dòng)裝置的第一管腳與電流檢測電阻的第一端連接，電流檢測電阻的第二端接地。

根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的控制方法，包括：采樣基準(zhǔn)電壓和電流檢測電阻的峰值電壓；獲取峰值電壓和基準(zhǔn)電壓的差值；根據(jù)差值和峰值電壓，得到降低后的峰值電壓。

根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種LED驅(qū)動(dòng)裝置，包括：上述實(shí)施例中的LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路。

在本發(fā)明實(shí)施例中，可以通過第一電路采樣電流檢測電阻的峰值電壓，通過第二電路采樣基準(zhǔn)電壓，并通過電壓補(bǔ)償電路進(jìn)行電壓補(bǔ)償，從而降低電流檢測電阻的峰值電壓，補(bǔ)償由系統(tǒng)延遲造成的電流偏差，從而解決了現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到調(diào)整LED驅(qū)動(dòng)裝置的關(guān)斷時(shí)間，保證負(fù)載LED電流等于初始設(shè)定值，提高照明系統(tǒng)的性能，滿足客戶需求。

附圖說明

此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中：

圖1是根據(jù)現(xiàn)有技術(shù)的一種LED照明應(yīng)用原理的示意圖；

圖2是根據(jù)本發(fā)明實(shí)施例的一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的示意圖；

圖3a是根據(jù)本發(fā)明實(shí)施例的一種可選的LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的示意圖；

圖3b是根據(jù)本發(fā)明實(shí)施例的一種可選的LED驅(qū)動(dòng)裝置的第二控制電路的示意圖；

圖4是根據(jù)本發(fā)明實(shí)施例的一種可選的LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的時(shí)序示意圖；以及

圖5是根據(jù)本發(fā)明實(shí)施例的一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的控制方法的流程圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

需要說明的是，本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”等是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

實(shí)施例1

根據(jù)本發(fā)明實(shí)施例，提供了一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的電路實(shí)施例。

圖2是根據(jù)本發(fā)明實(shí)施例的一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的示意圖，如圖2所示，該線電壓補(bǔ)償電路包括：

第一電路單元21，第一電路單元的第一端與LED驅(qū)動(dòng)裝置的第一管腳連接，用于采樣電流檢測電阻的峰值電壓。

第二電路單元23，第二電路單元的第一端接入基準(zhǔn)電壓，用于采樣基準(zhǔn)電壓。

電壓補(bǔ)償電路單元25，電壓補(bǔ)償電路單元的第一端、第一電路單元的第二端和第二電路單元的第二端連接于第一節(jié)點(diǎn)，電壓補(bǔ)償電路單元的第二端與LED驅(qū)動(dòng)裝置的第一管腳連接，用于電壓補(bǔ)償。

其中，LED驅(qū)動(dòng)裝置的第一管腳與電流檢測電阻的第一端連接，電流檢測電阻的第二端接地。

具體的，上述的LED驅(qū)動(dòng)裝置可以是LED驅(qū)動(dòng)芯片或者LED驅(qū)動(dòng)模組，本發(fā)明實(shí)施例中以LED驅(qū)動(dòng)芯片為例，進(jìn)行詳細(xì)說明。上述的LED驅(qū)動(dòng)芯片的第一管腳可以是CS管腳，上述的電流檢測電阻可以是設(shè)置負(fù)載LED電流的電阻RCS，上述的峰值電壓可以是電阻RCS的峰值電壓VCSP，上述的基準(zhǔn)電壓可以是VREF，上述的第一節(jié)點(diǎn)可以是Z1，如圖3a所示。

在一種可選的方案中，如圖3a所示，線電壓補(bǔ)償電路可以包括：第一電路單元、第二電路單元和電壓補(bǔ)償電路單元，如圖3a中的實(shí)線框所示，第一電路單元的一端與LED驅(qū)動(dòng)芯片的CS管腳連接，第二電路單元的一端接入基準(zhǔn)電壓VREF，第一電路單元的另一端、第二電路單元的另一端和電壓補(bǔ)償電路單元的一端連接于節(jié)點(diǎn)Z1，電壓補(bǔ)償電路單元的另一端與LED驅(qū)動(dòng)芯片的CS管腳連接。可以通過第一電路單元采樣電阻RCS的峰值電壓VCSP，并通過第二電路單元采樣基準(zhǔn)電壓VREF，流過第一電路單元的電流等于流過流經(jīng)第二電路單元的電流與流經(jīng)電壓補(bǔ)償電路單元的電流之和，如果第一電路單元的等效電阻為R1，第二電路單元的等效電阻為R2，電壓補(bǔ)償電路單元的等效電阻為R3，則電壓補(bǔ)償電路單元上的電壓為V＝(VCSP/R1-VREF/R2)*R3，電壓補(bǔ)償電路單元和電阻RCS的總電壓為VCSP，則電阻RCS上的實(shí)際電壓VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即將電阻RCS的峰值電壓VCSP與基準(zhǔn)電壓VREF的差值進(jìn)行一定比例的放大之后疊加在電流檢測電阻的電壓上，從而降低電阻RCS的峰值電壓，以補(bǔ)償由系統(tǒng)延遲造成的電流偏差。

采用本發(fā)明上述實(shí)施例，可以通過第一電路單元采樣電流檢測電阻的峰值電壓，通過第二電路單元采樣基準(zhǔn)電壓，并通過電壓補(bǔ)償電路單元進(jìn)行電壓補(bǔ)償，從而降低電流檢測電阻的峰值電壓，補(bǔ)償由系統(tǒng)延遲造成的電流偏差，從而解決了現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到調(diào)整LED驅(qū)動(dòng)裝置的關(guān)斷時(shí)間，保證負(fù)載LED電流等于初始設(shè)定值，提高照明系統(tǒng)的性能，滿足客戶需求。

可選地，在本發(fā)明上述實(shí)施例中，上述的第一電路單元還包括：

采樣電路，采樣電路的第一端與第一電路單元的第一端連接。

第一負(fù)反饋環(huán)路，第一負(fù)反饋環(huán)路的第一端與采樣電路的第二端連接，第一負(fù)反饋環(huán)路的第二端與第一電路單元的第二端連接，用于將峰值電壓轉(zhuǎn)換為峰值電流。

第一電阻，第一電阻的第一端與第一負(fù)反饋環(huán)路的第三端連接，第一電阻的第二端接地。

具體的，上述的電阻可以是R2，如圖3a所示。

在一種可選的方案中，如圖3a所示，第一電路單元可以包括采樣電路、第一負(fù)反饋環(huán)路，如圖3a中的虛線框所示和電阻R2，采樣電路的一端與LED驅(qū)動(dòng)芯片的CS管腳連接，采樣電路的另一端與第一負(fù)反饋環(huán)路的一個(gè)輸入端連接，第一負(fù)反饋環(huán)路的另一個(gè)輸入端連接于節(jié)點(diǎn)Z1，第一負(fù)反饋環(huán)路的輸出端與電阻R2的一端連接，電阻R2的另一端接地。采樣電路可以采樣到電阻RCS的峰值電壓VCSP，第一負(fù)反饋環(huán)路可以保持電阻RCS的峰值電壓，并把電阻RCS的峰值電壓轉(zhuǎn)換成電流，得到峰值電流，峰值電流與流經(jīng)電阻R2的電流相同，電阻R2的電流I_R2＝VCSP/R2。

可選地，在本發(fā)明上述實(shí)施例中，上述的采樣電路包括：

第一開關(guān)，第一開關(guān)的第一端與采樣電路的第一端連接。

具體的，上述的第一開關(guān)可以是開關(guān)S1，如圖3a所示。

第一放大器，第一放大器的第一輸入端與第一開關(guān)的第二端連接，第一放大器的第二輸入端與第一放大器的輸出端連接，第一放大器的輸出端與采樣電路的第二端連接。

具體的，上述的第一放大器可以是放大器AMP2，如圖3a所示。

第一電容，第一電容的第一端、第一開關(guān)的第二端和第一放大器的第一輸入端連接于第二節(jié)點(diǎn)，第一電容的第二端接地。

具體的，上述的第一電容可以是電容C1，上述的第二節(jié)點(diǎn)可以是Z2，如圖3a所示。

在一種可選的方案中，如圖3a所示，采樣電路可以包括開關(guān)S1、放大器AMP2和電容C1，開關(guān)S1的一端與LED驅(qū)動(dòng)芯片的CS管腳連接，開關(guān)S1的另一端、電容C1的一端以及放大器AMP2的一個(gè)輸入端連接于節(jié)點(diǎn)Z2，電容C1的另一端接地，放大器AMP2的另一個(gè)輸入端與放大器AMP2的輸出端連接。當(dāng)?shù)谝婚_關(guān)S1閉合時(shí)，第一電容開始充電，采樣電阻RCS的峰值電壓，并通過放大器對采樣到的峰值電壓進(jìn)行采樣跟隨，并將采樣后的峰值電壓輸入至第一負(fù)反饋環(huán)路進(jìn)行保持。

可選地，在本發(fā)明上述實(shí)施例中，上述的第一負(fù)反饋環(huán)路包括：

第二開關(guān)，第二開關(guān)的第一端與第一負(fù)反饋環(huán)路的第一端連接。

具體的，上述的第二開關(guān)可以是開關(guān)S2，如圖3a所示。

第二放大器，第二放大器的第一輸入端與第二開關(guān)的第二端連接，第二放大器的第二輸入端與第一負(fù)反饋環(huán)路的第三端連接。

具體的，上述的第二放大器可以是放大器AMP3，如圖3a所示。

第二電容，第二電容的第一端、第二開關(guān)的第二端和第二放大器的第一輸入端連接于第三節(jié)點(diǎn)，第二電容的第二端接地。

具體的，上述的第二電容可以是電容C2，上述的第三節(jié)點(diǎn)可以是Z3，如圖3a所示。

第一場效應(yīng)管，第一場效應(yīng)管的漏極與第一負(fù)反饋環(huán)路的第二端連接，第一場效應(yīng)管的柵極與第二放大器的輸出端連接，第一場效應(yīng)管的源極與第一負(fù)反饋環(huán)路的第三端連接。

具體的，上述的第一場效應(yīng)管可以是NMOS管(N溝道場效應(yīng)晶體管，Negative channel-Mental-Oxide-Semiconductor的簡寫)N2，如圖3a所示。

在一種可選的方案中，如圖3a所示，第一負(fù)反饋環(huán)路可以包括：開關(guān)S2、電容C2、放大器AMP3和NMOS管N2，開關(guān)S2的一端與采樣電路的放大器AMP2的輸出端連接，開關(guān)S2的另一端、電容C2的一端和放大器AMP3的一個(gè)輸入端連接于節(jié)點(diǎn)Z3，電容C2的另一端接地，放大器AMP3的另一個(gè)輸入端、電阻R2的一端和NMOS管N2的源極S連接于一點(diǎn)，NMOS管N2的柵極G與放大器AMP3的輸出端連接，NMOS管N2的漏極D連接于節(jié)點(diǎn)Z1。當(dāng)開關(guān)S2閉合時(shí)，電容C2充電，放大器AMP3的輸入電壓為CSP，在N2導(dǎo)通之后，流經(jīng)N2的電流與R2的電流相同，I_N2＝I_R2＝VCSP/R2。

可選地，在本發(fā)明上述實(shí)施例中，上述的第二電路單元包括：

第二負(fù)反饋環(huán)路，第二負(fù)反饋環(huán)路的第一端與第二電路單元的第一端連接，用于將基準(zhǔn)電壓轉(zhuǎn)換為基準(zhǔn)電流。

第二電阻，第二電阻的第一端與第二負(fù)反饋環(huán)路的第二端連接，第二電阻的第二端接地。

具體的，上述的第二電阻可以是電阻R1，如圖3a所示。

第二場效應(yīng)管，第二場效應(yīng)管的源極與直流電源連接，第二場效應(yīng)管的漏極、第二場效應(yīng)管的柵極和第二負(fù)反饋環(huán)路的第三端連接于第四節(jié)點(diǎn)。

具體的，上述的第二場效應(yīng)管可以是PMOS管(P溝道場效應(yīng)晶體管，Positive channel-Mental-Oxide-Semiconductor的簡寫)P1，上述的第四節(jié)點(diǎn)可以是節(jié)點(diǎn)Z4，如圖3a所示。

第三場效應(yīng)管，第三場效應(yīng)管的柵極與第二場效應(yīng)管的柵極連接，第三場效應(yīng)管的源極與直流電源連接，第三場效應(yīng)管的漏極與第二電路單元的第二端連接。

具體的，上述的第二場效應(yīng)管可以是PMOS管P2，上述的直流電源可以是VCC，如圖3a所示。

其中，第二場效應(yīng)管與第三場效應(yīng)管的尺寸相同。

具體的，PMOS管P1和P2形成電流鏡，且P1、P2晶體管尺寸相同，流過P1、P2電流相等，如圖3a所示。

在一種可選的方案中，如圖3a所示，第二電路單元可以包括：第二負(fù)反饋環(huán)路(如圖3a中的實(shí)線框所示)、電阻R1、PMOS管P1和P2，PMOS管P1和P2的源極S均連接直流電源VCC，PMOS管P1和P2的柵極G連接在一起，構(gòu)成電流鏡，PMOS管P1的柵極G、PMOS管P1的漏極D和第二負(fù)反饋環(huán)路的另一個(gè)輸入端連接于節(jié)點(diǎn)Z4，PMOS管P2的漏極D與節(jié)點(diǎn)Z1連接，第二負(fù)反饋環(huán)路的一個(gè)輸入端接入基準(zhǔn)電壓VREF，第二負(fù)反饋環(huán)路的輸出端經(jīng)過電阻R1接地。當(dāng)PMOS管P1和P2導(dǎo)通時(shí)，流經(jīng)PMOS管P1的電流與流經(jīng)電阻R1的電流相同，并且流經(jīng)電阻R1的電流與基準(zhǔn)電流相同，則I_P1＝I_R1＝VREF/R1，即流經(jīng)PMOS管P2的電流I_P2＝I_P1＝VREF/R1。

可選地，在本發(fā)明上述實(shí)施例中，上述的第二負(fù)反饋環(huán)路包括：

第三放大器，第三放大器的第一輸入端與第二負(fù)反饋環(huán)路的第一端連接，第三放大器的第二輸入端與第二負(fù)反饋環(huán)路的第二端連接。

具體的，上述的第三放大器可以是放大器AMP1，如圖3a所示。

第四場效應(yīng)管，第四場效應(yīng)管的柵極與第三放大器的輸出端連接，第四場效應(yīng)管的源極與第二負(fù)反饋環(huán)路的第二端連接，第四場效應(yīng)管的漏極與第二負(fù)反饋環(huán)路的第三端連接。

具體的，上述的第四場效應(yīng)管可以是NMOS管N1，如圖3a所示。

在一種可選的方案中，如圖3a所示，放大器AMP1，NMOS管N1構(gòu)成第二負(fù)反饋環(huán)路，放大器AMP1的一個(gè)輸入端接入基準(zhǔn)電壓VREF，NMOS管N1的柵極G與放大器AMP1的輸出端連接，NMOS管N1的漏極D與節(jié)點(diǎn)Z4連接，NMOS管N1的源極S、放大器AMP1的另一個(gè)輸入端和電阻R1的一端連接于一點(diǎn)。當(dāng)NMOS管N1導(dǎo)通，PMOS管P1和P2導(dǎo)通時(shí)，流經(jīng)PMOS管P1的電流、流經(jīng)NMOS管N1的電流以及流經(jīng)電阻R1的電流相同，并且流經(jīng)電阻R1的電流與基準(zhǔn)電流相同，則I_P1＝I_R1＝VREF/R1，即流經(jīng)PMOS管P2的電流I_P2＝I_P1＝VREF/R1。

可選地，在本發(fā)明上述實(shí)施例中，上述的電壓補(bǔ)償電路單元包括：

第五場效應(yīng)管，第五場效應(yīng)管的源極與直流電源連接，第五場效應(yīng)管的柵極與第五場效應(yīng)管的漏極連接，第五場效應(yīng)管的漏極與電壓補(bǔ)償電路單元的第一端連接。

具體的，上述的第五場效應(yīng)管可以是PMOS管P3，上述的直流電源可以是VCC，如圖3a所示。

第六場效應(yīng)管，第六場效應(yīng)管的源極與直流電源連接，第六場效應(yīng)管的柵極與第五場效應(yīng)管的柵極連接。

具體的，上述的第六場效應(yīng)管可以是PMOS管P4，如圖3a所示。

第三電阻，第三電阻的第一端與第六場效應(yīng)管的漏極連接，第三電阻的第二端與電壓補(bǔ)償電路單元的第二端連接。

具體的，上述的第三電阻可以是電阻R3，如圖3a所示。

其中，第五場效應(yīng)管與第六場效應(yīng)管的尺寸相同。

具體的，PMOS管P3和P4形成電流鏡，且P3、P4晶體管尺寸相同，流過P3、P4電流相等，如圖3a所示。

在一種可選的方案中，如圖3a所示，電壓補(bǔ)償電路單元可以包括：電阻R3、PMOS管P3和P4，電阻R3的一端與LED驅(qū)動(dòng)芯片的CS管腳連接，R3的另一端與PMOS管P4的漏極D連接，PMOS管P3和P4的源極S均與VCC連接，PMOS管P3和P4的柵極G連接在一起，構(gòu)成電流鏡，PMOS管P3的柵極G和PMOS管P3的漏極D連接在一起，并與節(jié)點(diǎn)Z1連接。當(dāng)PMOS管P3和P4導(dǎo)通時(shí)，流經(jīng)P3和P4的電流相等，由于流經(jīng)P3的電流等于流經(jīng)N2的電流與流經(jīng)P2的電流之差，則流經(jīng)P4的電流為I_P4＝I_P3＝I_N2-I_P2＝(VCSP/R2)-(VREF/R1)，同時(shí)流過P4的電流也流過電阻R3，電阻R3上的電壓降V_R3＝I_P4*R3＝VCSP*(R3/R2)-VREF*(R3/R1)。

可選地，在本發(fā)明上述實(shí)施例中，上述的線電壓補(bǔ)償電路還包括：

第一控制電路單元，第一控制電路單元的第一端、第三電阻的第一端和第六場效應(yīng)管的漏極連接于第五節(jié)點(diǎn)，第一控制電路單元的第二端接入基準(zhǔn)電壓，第一控制電路單元的第三端與LED驅(qū)動(dòng)裝置的第一管腳連接，用于控制LED驅(qū)動(dòng)裝置的關(guān)斷。

具體的，上述的第五節(jié)點(diǎn)可以是節(jié)點(diǎn)Z5，如圖3a所示。

第七場效應(yīng)管，第七場效應(yīng)管的漏極與LED驅(qū)動(dòng)裝置的第二管腳連接，第七場效應(yīng)管的柵極與LED驅(qū)動(dòng)裝置的第三管腳連接，第七場效應(yīng)管的源極與第一控制電路單元的第四端連接。

具體的，上述的第七場效應(yīng)管可以是NMOS管N4，NMOS管N4是超高壓500V的MOS，上述的LED驅(qū)動(dòng)芯片的第三管腳可以是DRAIN管腳，上述的LED驅(qū)動(dòng)芯片的第三管腳可以是VCC管腳，如圖3a所示。

在一種可選的方案中，如圖3a所示，線電壓補(bǔ)償電路還可以包括：第一控制電路單元(如圖3a中的實(shí)線框所示)和NMOS管N4，NMOS管N4的漏極D與LED驅(qū)動(dòng)芯片的DRAIN連接，DRAIN端和系統(tǒng)中電感連接，NMOS管N4的柵極G與LED驅(qū)動(dòng)芯片的VCC連接，第一控制電路單元的第一個(gè)輸入端(即上述的第一控制電路單元的第一端)與電阻R3的一端連接于節(jié)點(diǎn)Z5，第一控制電路單元的第二個(gè)輸入端(即上述的第一控制電路單元的第二端)接入VREF，第一控制電路單元的第三個(gè)輸入端(即上述的第一控制電路單元的第四端)與NMOS管N4的源極S連接，第一控制電路單元的輸出端(即上述的第一控制電路單元的第三端)與LED驅(qū)動(dòng)芯片的CS管腳連接。當(dāng)?shù)谝豢刂齐娐穯卧牡谝欢说妮斎腚妷捍笥诘扔诨鶞?zhǔn)電壓時(shí)，第一控制電路單元關(guān)斷，電感電流開始下降，當(dāng)電感電流從峰值下降到零時(shí)，第一控制電路單元導(dǎo)通，當(dāng)NMOS管N4和第一控制電路單元導(dǎo)通時(shí)，LED照明應(yīng)用系統(tǒng)的電感電流開始線性上升。

可選地，在本發(fā)明上述實(shí)施例中，上述的第一控制電路單元包括：

比較器，比較器的第一端與第一控制電路單元的第一端連接，比較器的第二端與第一控制電路單元的第二端連接，用于當(dāng)基準(zhǔn)電壓大于比較器的第一端的輸入電壓時(shí)，輸出高電平，當(dāng)基準(zhǔn)電壓小于等于比較器的第一端的輸入電壓時(shí)，輸出低電平。

具體的，上述的比較器可以是比較器Comparator，如圖3a所示。

邏輯電路，邏輯電路的輸入端與比較器的輸出端連接。

具體的，上述的邏輯電路可以是低壓邏輯電路Logic，如圖3a所示。

驅(qū)動(dòng)電路，驅(qū)動(dòng)電路的輸入端與邏輯電路的輸出端連接。

具體的，上述的驅(qū)動(dòng)電路可以是高壓驅(qū)動(dòng)Driver電路，如圖3a所示。

第八場效應(yīng)管，第八場效應(yīng)管的柵極與驅(qū)動(dòng)電路的輸出端連接，第八場效應(yīng)管的源極與第一控制電路單元的第三端連接，第八場效應(yīng)管的漏極與第一控制電路單元的第四端連接，用于當(dāng)?shù)诎藞鲂?yīng)管的柵極輸入低電平時(shí)關(guān)斷。

具體的，上述的第八場效應(yīng)管可以是功率開關(guān)NMOS管N3，如圖3a所示。

此處需要說明的是，上述系統(tǒng)延遲時(shí)間主要由比較器Comparator響應(yīng)時(shí)間和低壓邏輯Logic，高壓Driver信號傳輸時(shí)間組成。比較器Comparator響應(yīng)時(shí)間和電流檢測電阻RCS電壓上升斜率有很大關(guān)系，RCS電壓上升斜率越大，響應(yīng)時(shí)間越短，反之越長。

在一種可選的方案中，如圖3a所示，比較器Comparator、低壓邏輯電路Logic、高壓驅(qū)動(dòng)Driver電路和開關(guān)NMOS管N3可以形成驅(qū)動(dòng)控制芯片主信號通路，即第一控制電路單元，比較器Comparator的一個(gè)輸入端接入基準(zhǔn)電壓VREF，比較器Comparator的另一個(gè)輸入端連接Z5，輸入電壓為CS-IN，低壓邏輯電路Logic的輸入端與比較器Comparator的輸出端連接，低壓邏輯電路Logic的輸出端與高壓驅(qū)動(dòng)Driver電路的輸入端連接，低壓邏輯電路Logic的輸出電壓為LVG，高壓驅(qū)動(dòng)Driver電路的輸出電壓為HVG，高壓驅(qū)動(dòng)Driver電路的輸出端與NMOS管N3的柵極G連接，NMOS管N3的漏極D與NMOS管N4的源極S連接，NMOS管N3的源極S與LED驅(qū)動(dòng)芯片的CS管腳連接。當(dāng)NMOS管N3導(dǎo)通導(dǎo)通時(shí)，比較器Comparator輸出高電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅(qū)動(dòng)Driver電路的輸出電壓HVG均為高電平，電感電流開始線性上升，電阻RCS上的電壓也開始上升；當(dāng)比較器Comparator的輸入電壓CS-IN大于等于VREF時(shí)，比較器Comparator輸出低電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅(qū)動(dòng)Driver電路的輸出電壓HVG均為低電平，則NMOS管N3關(guān)斷，電感電流開始下降，當(dāng)電感電流從峰值下降到零時(shí)，NMOS管N3導(dǎo)通。

可選地，在本發(fā)明上述實(shí)施例中，上述的線電壓補(bǔ)償電路還包括：

第二控制電路單元，第二控制電路單元的輸入端與邏輯電路的輸出端連接，第二控制電路單元的第一輸出端與第一開關(guān)連接，第二控制電路單元的第二輸出端與第二開關(guān)連接，用于生成控制第一開關(guān)閉合或斷開的第一控制信號，以及控制第二開關(guān)閉合或斷開的第二控制信號。

在一種可選的方案中，如圖3b所示，線電壓補(bǔ)償電路還可以包括：第二控制電路單元，第二控制電路單元的輸入端與低壓邏輯電路Logic的輸出端連接，第二控制電路單元的第一輸出端與開關(guān)S1連接，第二控制電路單元的第二輸出端與開關(guān)S2連接。當(dāng)?shù)蛪哼壿嬰娐稬ogic的輸出電壓LVG為高電平時(shí)，產(chǎn)生開關(guān)控制信號S1、S2，第二控制電路單元的第一輸出端輸出高電平至開關(guān)S1，控制開關(guān)S1閉合，第二控制電路單元的第二輸出端輸出低電平至開關(guān)S2，控制開關(guān)S2斷開；當(dāng)?shù)蛪哼壿嬰娐稬ogic的輸出電壓LVG從高電平變?yōu)榈碗娖綍r(shí)，產(chǎn)生開關(guān)控制信號S1、S2，第二控制電路單元的第一輸出端輸出低電平至開關(guān)S1，控制開關(guān)S1斷開，第二控制電路單元的第二輸出端輸出高電平至開關(guān)S2，控制開關(guān)S2閉合。

可選地，在本發(fā)明上述實(shí)施例中，上述的第二控制電路單元包括：

延遲單元，延遲單元的輸入端與第二控制電路單元的輸入端連接，延遲單元的輸出端與第二控制電路單元的第一輸出端連接，用于當(dāng)?shù)诙刂齐娐穯卧妮斎攵溯斎敫唠娖綍r(shí)，輸出高電平脈沖至第一開關(guān)，控制第一開關(guān)閉合，當(dāng)?shù)诙刂齐娐穯卧妮斎攵溯斎胄盘枏母唠娖阶優(yōu)榈碗娖綍r(shí)，輸出低電平至第一開關(guān)，控制第一開關(guān)斷開。

具體的，上述的延遲單元可以是延遲單元Delay，如圖3b所示，主要用來抵消驅(qū)動(dòng)Driver信號傳輸時(shí)間，在保證能夠有效采樣RCS峰值電壓情況下，Delay時(shí)間最大程度接近Driver信號傳輸時(shí)間。

第一反相器，第一反相器與延遲單元的輸出端連接。

具體的，上述的第一反相器可以是反相器INV1，如圖3b所示。

第四電阻，第四電阻的第一端與第一反相器的輸出端連接。

具體的，上述第四電阻可以是電阻R4，如圖3b所示。

第三電容，第三電容的第一端與第四電阻的第二端連接，第三電容的第二端接地。

具體的，上述的第三電容可以是電容C4，如圖3b所示。

第二反相器，第二反相器的輸入端、第四電阻的第二端和第三電容的第一端連接于第六節(jié)點(diǎn)。

具體的，上述的第一反相器可以是反相器INV2，上述的第六節(jié)點(diǎn)可以是節(jié)點(diǎn)Z6，如圖3b所示。

第三反相器，第三反相器的輸入端與第二反相器的輸出端連接。

具體的，上述的第一反相器可以是反相器INV3，如圖3b所示。

第九場效應(yīng)管，第九場效應(yīng)管的柵極與第三反相器的輸出端連接，第九場效應(yīng)管的源極與直流電源連接。

具體的，上述的第九場效應(yīng)管可以是PMOS管P5，如圖3b所示。

第十場效應(yīng)管，第十場效應(yīng)管的柵極、第三反相器的輸出端和第九場效應(yīng)管的柵極連接于第七節(jié)點(diǎn)。

具體的，上述的第九場效應(yīng)管可以是NMOS管N5，上述的第七節(jié)點(diǎn)可以是節(jié)點(diǎn)Z7，如圖3b所示。

基準(zhǔn)電流，基準(zhǔn)電流的輸入端與第十場效應(yīng)管的源極連接，基準(zhǔn)電流的輸出端接地。

具體的，上述的基準(zhǔn)電流可以是IREF，如圖3b所示。

第四電容，第四電容的第一端、第十場效應(yīng)管的漏極和第九場效應(yīng)管的漏極連接于第八節(jié)點(diǎn)，第四電容的第二端接地。

具體的，上述的第四電容可以是電容C3，上述的第七節(jié)點(diǎn)可以是節(jié)點(diǎn)Z8，如圖3b所示。為了在開關(guān)N3開啟前，第一負(fù)反饋環(huán)路已穩(wěn)定的保持住本周期的RCS峰值電壓，則開關(guān)S2的高電平時(shí)間要小于開關(guān)NMOS管的N3的最小關(guān)斷時(shí)間，因此，電容C3放電的時(shí)間小于開關(guān)NMOS管的N3的最小關(guān)斷時(shí)間。

施密特觸發(fā)器，施密特觸發(fā)器的輸入端與第八節(jié)點(diǎn)連接。

具體的，上述的施密特觸發(fā)器可以是施密特觸發(fā)器Schmitt，如圖3b所示。

或非門，或非門的第一輸入端與施密特觸發(fā)器的輸出端連接，或非門的第二輸入端與第二反相器的輸出端連接，或非門的輸出端與第二控制電路單元的第二輸出端連接，用于當(dāng)?shù)诙刂齐娐穯卧妮斎攵溯斎敫唠娖綍r(shí)，輸出低電平至第二開關(guān)，控制第二開關(guān)斷開，當(dāng)?shù)诙刂齐娐穯卧妮斎攵溯斎胄盘枏母唠娖阶優(yōu)榈碗娖綍r(shí)，輸出高電平脈沖至第二開關(guān)，控制第二開關(guān)閉合。

具體的，上述的或非門可以是或非門Nor2，如圖3b所示。

在一種可選的方案中，如圖3a和3b所示，第二控制電路單元可以包括：延遲單元Delay、反相器INV1、電阻R4、電容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、電容C3、施密特觸發(fā)器Schmitt和或非門Nor2，延遲單元Delay、反相器INV1、電阻R4、反相器INV2、反相器INV3、施密特觸發(fā)器Schmitt串聯(lián)在一起，或非門Nor2的一個(gè)輸入端和反相器INV2的輸出端連接，或非門Nor2的另一個(gè)輸入端和施密特觸發(fā)器Schmitt的輸出端連接，電容C4的一端與電阻R4和反相器INV2的輸入端連接于節(jié)點(diǎn)Z6，電容C4的另一端接地，PMOS管P5和NMOS管N5的柵極G連接于節(jié)點(diǎn)Z7，反相器INV3的輸出端與節(jié)點(diǎn)Z7連接，PMOS管P5和NMOS管N5的漏極D連接于節(jié)點(diǎn)Z8，PMOS管P5的源極與VCC連接，NMOS管N5的源極通過IREF接地，電容C3的一端、施密特觸發(fā)器Schmitt的輸入端與節(jié)點(diǎn)Z8連接，電容C3的另一端接地。當(dāng)?shù)蛪哼壿嬰娐稬ogic的輸出電壓LVG為高電平時(shí)，經(jīng)過延遲單元Delay進(jìn)行延遲之后，輸出高電平至開關(guān)S1，控制開關(guān)S1閉合，經(jīng)過反相器INV1、電阻R4、反相器INV2之后，反相器INV2輸出高電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出低電平至開關(guān)S2，控制開關(guān)S2斷開；當(dāng)?shù)蛪哼壿嬰娐稬ogic的輸出電壓LVG從高電平變?yōu)榈碗娖綍r(shí)，經(jīng)過延遲單元Delay進(jìn)行延遲之后，輸出低電平至開關(guān)S1，控制開關(guān)S1斷開，經(jīng)過反相器INV1、電阻R4、反相器INV2之后，反相器INV2輸出低電平，反相器INV3輸出高電平，PMOS管P5關(guān)斷，NMOS管N5導(dǎo)通，電容C3放電，在電容C3放電結(jié)束之前，施密特觸發(fā)器Schmitt輸入高電平，施密特觸發(fā)器Schmitt輸出低電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出高電平至開關(guān)S2，控制開關(guān)S2閉合，在電容C3放電結(jié)束之后，施密特觸發(fā)器Schmitt輸入低電平，施密特觸發(fā)器Schmitt輸出高電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出低電平至開關(guān)S2，控制開關(guān)S2斷開。

下面結(jié)合圖3a、圖3b和圖4對本發(fā)明一種優(yōu)選的實(shí)施例進(jìn)行詳細(xì)說明，如圖3a所示，圖3a中放大器AMP1，NMOS N1構(gòu)成負(fù)反饋環(huán)路，得到流過PMOS P1的基準(zhǔn)電流I_P1＝VREF/R1。PMOS P1和P2形成電流鏡，且P1，P2晶體管尺寸相同，流過P1，P2電流相等。PMOS P3和P4形成電流鏡，且P3，P4晶體管尺寸相同，流過P3，P4電流相等。開關(guān)switch1、放大器AMP2和電容C1構(gòu)成電阻RCS峰值電壓采樣電路。開關(guān)switch2、電容C2、放大器AMP3和NMOS N2構(gòu)成的負(fù)反饋環(huán)路電路，來保持RCS峰值電壓，同時(shí)把RCS峰值電壓轉(zhuǎn)換成電流，并流經(jīng)N2，I_N2＝VCSP/R2，VCSP為采樣到的RCS峰值電壓。流過PMOS P4的電流為I_P4＝(VCSP/R2)-(VREF/R1)，同時(shí)流過P4的電流也流過電阻R3，電阻R3上的電壓降V_R3＝VCSP*(R3/R2)-VREF*(R3/R1)。比較器Comparator、低壓邏輯電路Logic、高壓驅(qū)動(dòng)Driver電路和開關(guān)NMOS N3形成驅(qū)動(dòng)控制芯片主信號通路。如圖3b所示，在圖3b中的電路是用來產(chǎn)生開關(guān)控制信號S1、S2。控制信號S1、S2高電平，開關(guān)switch1、switch2閉合，反之?dāng)嚅_。圖中延遲單元Delay主要用來抵消驅(qū)動(dòng)Driver信號傳輸時(shí)間，在保證能夠有效采樣RCS峰值電壓情況下，Delay時(shí)間最大程度接近Driver信號傳輸時(shí)間。NMOS N4是超高壓500V的MOS，其DRAIN端和系統(tǒng)中電感連接。開關(guān)NOMS N3Source端和檢測負(fù)載LED電流的電阻RCS連接。

結(jié)合如圖4所示時(shí)序來具體說明這種補(bǔ)償方法的設(shè)計(jì)原理：假設(shè)第一個(gè)工作周期沒有補(bǔ)償電壓，電阻R3沒有壓降，比較器Comparator一個(gè)輸入端CS-IN電壓和電阻RCS上電壓一樣。當(dāng)開關(guān)NMOS N3閉合時(shí)，邏輯Logic輸出信號LVG、驅(qū)動(dòng)Driver輸出信號HVG都為高電平。當(dāng)電阻RCS電壓達(dá)到VREF時(shí)，經(jīng)過比較器Comparator響應(yīng)時(shí)間，邏輯Logic傳輸延遲后，LVG信號由高變低，經(jīng)過Delay后產(chǎn)生開關(guān)switch1控制信號S1，也由高變低，switch1斷開，完成RCS峰值電壓采樣。緊隨之后的HVG信號也由高變低，關(guān)閉開關(guān)NMOS N3。這時(shí)采樣到的RCS峰值電壓VCSP已大于內(nèi)部基準(zhǔn)電壓VREF。當(dāng)S1由高變低時(shí)，由反相器INV3，PMOS P5、NMOS N5、基準(zhǔn)電流IREF、電容C3、施密特觸發(fā)器Schmitt和或非門Nor2構(gòu)成的電路產(chǎn)生開關(guān)switch2的控制信號S2。S2高電平時(shí)間要小于開關(guān)NMOS N3最小關(guān)斷時(shí)間(為了防止開關(guān)頻率太高，此類芯片一般設(shè)計(jì)最小關(guān)斷時(shí)間)，目的是在開關(guān)N3開啟前，已穩(wěn)定的保持住本周期的RCS峰值電壓。本文設(shè)計(jì)R3＝2*R1＝2*R2(比例系數(shù)可微調(diào))，這樣電阻R3的壓降VR3＝(VCSP-VREF)*2，相當(dāng)于在電阻RCS電壓基礎(chǔ)上增加一個(gè)補(bǔ)償電壓V_R3，在相鄰的兩個(gè)開關(guān)周期內(nèi)，由于母線電壓V_IN不變，電阻RCS電壓上升斜率不變，即系統(tǒng)延遲不變。等效為CS-IN峰值電壓等于VCSP時(shí)，N3才關(guān)斷。這樣RCS上峰值電壓VCS＝VCSP-VR3＝VREF-(VCSP-VREF)，而上一周期電阻RCS峰值電壓VCS＝VREF+(VCSP-VREF)。同時(shí)這個(gè)周期采樣、保持住的R_CS峰值電壓為VREF-(VCSP-VREF)，小于VREF，流過P4的電流為零，電阻R3上沒有壓降，CS-IN電壓等于CS電壓，在下一個(gè)工作周期就沒有補(bǔ)償電壓，就這樣循環(huán)的工作下去。在相鄰工作周期內(nèi)，一次有2倍(VCSP-VREF)補(bǔ)償電壓，一次沒有補(bǔ)償電壓，相鄰兩個(gè)工作周期內(nèi)，RCS峰值平均電壓可近似認(rèn)為VREF。這樣設(shè)計(jì)帶來另一個(gè)好處就是相鄰周期頻率不一樣，對系統(tǒng)電磁干擾能起到一定程度改善作用。

如圖4所示，VREF為內(nèi)部基準(zhǔn)電壓，CS為電阻RCS上壓降波形，S1、S2為開關(guān)switch1、switch2開關(guān)控制信號波形，CSP為采樣保持住的RCS峰值電壓，最大值為VREF+(VCSP-VREF)，最小值為VREF-(VCSP-VREF)。

計(jì)算經(jīng)過線電壓補(bǔ)償后流過負(fù)載LED的平均電流，為了計(jì)算公式簡潔清楚，電阻RCS的峰值電壓和內(nèi)部基準(zhǔn)電壓的差值為：

ΔV＝VCSP-VREF，

當(dāng)開關(guān)MOS閉合時(shí)，根據(jù)電感特性，得到流過電感的電流和其電壓降的關(guān)系如下等式：

其中V_IN是經(jīng)過整流橋后的DC電壓，V_LED為負(fù)載LED的電壓降。依據(jù)應(yīng)用系統(tǒng)要求，可知流過電感的峰值電流為

其中，VREF為內(nèi)部基準(zhǔn)電壓，RCS為設(shè)定流過負(fù)載LED電流的電阻。得到一個(gè)周期內(nèi)開關(guān)MOS打開時(shí)間t_ON、關(guān)斷時(shí)間t_OFF和開關(guān)周期，其等式如下：

t_ON＝(L*I_P)/(V_IN-V_LED),t_OFF＝L*I_P/V_LED，

根據(jù)以上所述設(shè)計(jì)思想，得到相鄰周期流過電感峰值電流之和、之差，周期之和、之差為：

得到相鄰兩個(gè)周期流過電感的平均電流為

而未經(jīng)補(bǔ)償?shù)?，由于每個(gè)周期電壓電流波形一致，一個(gè)周期內(nèi)流過電感的平均電流為

由于ΔV＜VREF，(ΔV/VREF)²＜＜ΔV/VREF，很明顯經(jīng)過線電壓調(diào)整補(bǔ)償后的電路，流經(jīng)負(fù)載LED的電流更接近預(yù)先設(shè)定的電流值VREF/(2*RCS)。

例如，V_IN＝300V，V_LED＝80V，I_LED＝200mA，L＝2.2mH，VREF＝400mV。經(jīng)計(jì)算RCS＝1Ω，t_ON＝4uS，t_OFF＝11uS，T＝15uS，F(xiàn)＝1/T＝66.7kHz，設(shè)系統(tǒng)延遲t_Delay＝200nS，得到

ΔV＝20mV，ΔV/VREF＝1/20，(ΔV/VREF)²＝1/400，

得到補(bǔ)償后流過負(fù)載LED電流為

未經(jīng)補(bǔ)償流過負(fù)載LED電流為

可見經(jīng)過線電壓補(bǔ)償后，性能得到了很大優(yōu)化，但是仍然沒有完全補(bǔ)償。原因是我們?yōu)榱饲宄U述設(shè)計(jì)思想，并簡化計(jì)算，認(rèn)為圖3a中的R3＝2*R1＝2*R2。現(xiàn)在假設(shè)R3＝(K+1)*R1＝(K+1)*R2得到流過電感的平均電流如下等式：

從等式看到，只要做到T₁＝K*T₂，就可以實(shí)現(xiàn)完全補(bǔ)償。

設(shè)a＝ΔV/VREF，等式可簡化為：aK²-K+a+1＝0。

若ΔV＝20mV，VREF＝400mV，a＝1/20，得到K≈1.1。所以當(dāng)R3＝2.1*R1＝2.1*R2，就可以實(shí)現(xiàn)完全補(bǔ)償，流過電感的平均電流

實(shí)施例2

根據(jù)本發(fā)明實(shí)施例，提供了一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的控制方法的方法實(shí)施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。

圖5是根據(jù)本發(fā)明實(shí)施例的一種LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的控制方法的流程圖，如圖5所示，該方法包括如下步驟：

步驟S502，采樣基準(zhǔn)電壓和電流檢測電阻的峰值電壓。

具體的，上述的LED驅(qū)動(dòng)裝置可以是LED驅(qū)動(dòng)芯片或者LED驅(qū)動(dòng)模組，本發(fā)明實(shí)施例中以LED驅(qū)動(dòng)芯片為例，進(jìn)行詳細(xì)說明。上述的電流檢測電阻可以是設(shè)置負(fù)載LED電流的電阻RCS，上述的峰值電壓可以是電阻RCS的峰值電壓VCSP，上述的基準(zhǔn)電壓可以是VREF。

步驟S504，獲取峰值電壓和基準(zhǔn)電壓的差值。

步驟S506，根據(jù)差值和峰值電壓上，得到降低后的峰值電壓。

在一種可選的方案中，如圖3a所示，線電壓補(bǔ)償電路可以包括：第一電路單元、第二電路單元和電壓補(bǔ)償電路單元，如圖3a中的實(shí)線框所示?？梢酝ㄟ^第一電路單元采樣電阻RCS的峰值電壓VCSP，并通過第二電路單元采樣基準(zhǔn)電壓VREF，流過第一電路單元的電流等于流過流經(jīng)第二電路單元的電流與流經(jīng)電壓補(bǔ)償電路單元的電流之和，如果第一電路單元的等效電阻為R1，第二電路單元的等效電阻為R2，電壓補(bǔ)償電路單元的等效電阻為R3，則電壓補(bǔ)償電路單元上的電壓為V＝(VCSP/R1-VREF/R2)*R3，電壓補(bǔ)償電路單元和電阻RCS的總電壓為VCSP，則電阻RCS上的實(shí)際電壓為VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即根據(jù)峰值電壓和基準(zhǔn)電壓的差值，以及峰值電壓，得到降低后的峰值電壓，也即將電阻RCS的峰值電壓VCSP與基準(zhǔn)電壓VREF的差值進(jìn)行一定比例的放大之后疊加在電流檢測電阻的電壓上，從而降低電阻RCS的峰值電壓，以補(bǔ)償由系統(tǒng)延遲造成的電流偏差。

采用本發(fā)明上述實(shí)施例，可以通過第一電路單元采樣電流檢測電阻的峰值電壓，通過第二電路單元采樣基準(zhǔn)電壓，并通過電壓補(bǔ)償電路單元進(jìn)行電壓補(bǔ)償，從而降低電流檢測電阻的峰值電壓，補(bǔ)償由系統(tǒng)延遲造成的電流偏差，從而解決了現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到調(diào)整LED驅(qū)動(dòng)裝置的關(guān)斷時(shí)間，保證負(fù)載LED電流等于初始設(shè)定值，提高照明系統(tǒng)的性能，滿足客戶需求。

可選地，在本發(fā)明上述實(shí)施例中，當(dāng)?shù)诎藞鲂?yīng)管導(dǎo)通時(shí)，控制第一開關(guān)閉合，并在延時(shí)第一預(yù)設(shè)時(shí)間之后，控制第二開關(guān)斷開。

具體的，上述的第八場效應(yīng)管可以是功率開關(guān)NMOS管N3，上述的第一開關(guān)可以是開關(guān)S1，上述的第一預(yù)設(shè)時(shí)間可以是第二控制電路單元傳輸?shù)诙_關(guān)的控制信號的傳輸時(shí)間，上述的第二開關(guān)可以是開關(guān)S2，如圖3a和3b所示。

在一種可選的方案中，如圖3a和3b所示，比較器Comparator、低壓邏輯電路Logic、高壓驅(qū)動(dòng)Driver電路和開關(guān)NMOS管N3可以形成驅(qū)動(dòng)控制芯片主信號通路，第二控制電路可以包括：延遲單元Delay、反相器INV1、電阻R4、電容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、電容C3、施密特觸發(fā)器Schmitt和或非門Nor2。當(dāng)功率開關(guān)NMOS管N3導(dǎo)通時(shí)，低壓邏輯電路Logic輸出高電平，經(jīng)過延遲單元之后，輸出高電平至開關(guān)S1，控制開關(guān)S1閉合，并經(jīng)過反相器INV1、電阻R4、反相器INV2之后，反相器INV2輸出高電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出低電平至開關(guān)S2，控制開關(guān)S2斷開。

可選地，在本發(fā)明上述實(shí)施例中，在第八場效應(yīng)管導(dǎo)通之后，上述方法還包括：

步驟S508，將峰值電壓和基準(zhǔn)電壓進(jìn)行比較。

具體的，上述的峰值電壓和基準(zhǔn)電壓可以分別是輸入比較器的輸入電壓CS-IN和輸入電壓VREF，如圖3a所示。

步驟S510，如果峰值電壓大于等于基準(zhǔn)電壓，則控制第八場效應(yīng)管關(guān)斷，并控制第一開關(guān)斷開。

步驟S512，在延時(shí)第二預(yù)設(shè)時(shí)間之后，控制第二開關(guān)閉合。

具體的，上述的第二預(yù)設(shè)時(shí)間可以是第二控制電路單元傳輸?shù)诙_關(guān)的控制信號的傳輸時(shí)間。

步驟S114，在延時(shí)第三預(yù)設(shè)時(shí)間之后，控制第二開關(guān)斷開。

具體的，上述的第三預(yù)設(shè)時(shí)間可以是第四電容的放電時(shí)間。

在一種可選的方案中，如圖3a和3b所示，當(dāng)比較器Comparator的輸入電壓CS-IN大于等于VREF時(shí)，比較器Comparator輸出低電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅(qū)動(dòng)Driver電路的輸出電壓HVG均從高電平變?yōu)榈碗娖剑瑒tNMOS管N3關(guān)斷，電感電流開始下降，低壓邏輯電路Logic的輸出電壓LVG經(jīng)過延遲單元delay之后，輸出低電平至開關(guān)S1，控制開關(guān)S1斷開，經(jīng)過反相器INV1、電阻R4、反相器INV2之后，反相器INV2輸出低電平，反相器INV3輸出高電平，PMOS管P5關(guān)斷，NMOS管N5導(dǎo)通，電容C3放電，在電容C3放電結(jié)束之前，施密特觸發(fā)器Schmitt輸入高電平，施密特觸發(fā)器Schmitt輸出低電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出高電平至開關(guān)S2，控制開關(guān)S2閉合，在電容C3放電結(jié)束之后，施密特觸發(fā)器Schmitt輸入低電平，施密特觸發(fā)器Schmitt輸出高電平，經(jīng)過或非門Nor2之后，或非門Nor2輸出低電平至開關(guān)S2，控制開關(guān)S2斷開。

實(shí)施例3

根據(jù)本發(fā)明實(shí)施例，提供了一種LED驅(qū)動(dòng)裝置的產(chǎn)品實(shí)施例，包括：實(shí)施例1中任意一項(xiàng)的LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路。

具體的，上述的LED驅(qū)動(dòng)裝置可以是LED驅(qū)動(dòng)芯片或者LED驅(qū)動(dòng)模組，本發(fā)明實(shí)施例中以LED驅(qū)動(dòng)芯片為例，進(jìn)行詳細(xì)說明。

采用本發(fā)明上述實(shí)施例，可以通過第一電路單元采樣電流檢測電阻的峰值電壓，通過第二電路單元采樣基準(zhǔn)電壓，并通過電壓補(bǔ)償電路單元進(jìn)行電壓補(bǔ)償，從而降低電流檢測電阻的峰值電壓，補(bǔ)償由系統(tǒng)延遲造成的電流偏差，從而解決了現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到調(diào)整LED驅(qū)動(dòng)裝置的關(guān)斷時(shí)間，保證負(fù)載LED電流等于初始設(shè)定值，提高照明系統(tǒng)的性能，滿足客戶需求。

實(shí)施例4

根據(jù)本發(fā)明實(shí)施例，提供了一種LED驅(qū)動(dòng)裝置的控制方法的方法實(shí)施例，包括：實(shí)施例2中任意一項(xiàng)的LED驅(qū)動(dòng)裝置的線電壓補(bǔ)償電路的控制方法。

具體的，上述的LED驅(qū)動(dòng)裝置可以是LED驅(qū)動(dòng)芯片或者LED驅(qū)動(dòng)模組，本發(fā)明實(shí)施例中以LED驅(qū)動(dòng)芯片為例，進(jìn)行詳細(xì)說明。

采用本發(fā)明上述實(shí)施例，可以通過第一電路單元采樣電流檢測電阻的峰值電壓，通過第二電路單元采樣基準(zhǔn)電壓，并通過電壓補(bǔ)償電路單元進(jìn)行電壓補(bǔ)償，從而降低電流檢測電阻的峰值電壓，補(bǔ)償由系統(tǒng)延遲造成的電流偏差，從而解決了現(xiàn)有的LED驅(qū)動(dòng)裝置內(nèi)部的系統(tǒng)延遲時(shí)間不固定，導(dǎo)致出現(xiàn)由系統(tǒng)延遲時(shí)間變化引起補(bǔ)償不足或過度補(bǔ)償?shù)募夹g(shù)問題。因此，通過本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到調(diào)整LED驅(qū)動(dòng)裝置的關(guān)斷時(shí)間，保證負(fù)載LED電流等于初始設(shè)定值，提高照明系統(tǒng)的性能，滿足客戶需求。

上述本發(fā)明實(shí)施例序號僅僅為了描述，不代表實(shí)施例的優(yōu)劣。

在本發(fā)明的上述實(shí)施例中，對各個(gè)實(shí)施例的描述都各有側(cè)重，某個(gè)實(shí)施例中沒有詳述的部分，可以參見其他實(shí)施例的相關(guān)描述。

在本申請所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的技術(shù)內(nèi)容，可通過其它的方式實(shí)現(xiàn)。其中，以上所描述的裝置實(shí)施例僅僅是示意性的，例如所述單元的劃分，可以為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，單元或模塊的間接耦合或通信連接，可以是電性或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能單元的形式實(shí)現(xiàn)。

所述集成的單元如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可為個(gè)人計(jì)算機(jī)、服務(wù)器或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤、只讀存儲(chǔ)器(ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器(RAM，Random Access Memory)、移動(dòng)硬盤、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。