本申請涉及模擬數(shù)字轉(zhuǎn)換器(analog-to-digitalconverter，adc)，尤其是，涉及利用動態(tài)偏置技術(shù)的adc。

背景技術(shù)：

目前，模擬數(shù)字轉(zhuǎn)換器(analog-to-digitalconverter，adc)廣泛應(yīng)用于各種應(yīng)用中，如醫(yī)療系統(tǒng)、音頻系統(tǒng)、測試和測量設(shè)備、通信系統(tǒng)、圖像和視頻系統(tǒng)等。最常見的adc結(jié)構(gòu)包括并聯(lián)型adc(flashadc)、流水線adc(pipelineadc)和逐次逼近寄存器(successiveapproximationregister，sar)adc。雖然flashadc和流水線adc的速度比saradc快，但其電力消耗也比較大，不適合于電力供應(yīng)有限的許多系統(tǒng)，如便攜式設(shè)備。

saradc的類型包括使用電阻性數(shù)字模擬轉(zhuǎn)換器(resistivedigitaltoanalogconverter，rdac)的電阻式(resistorstring)saradc、使用電容性數(shù)字模擬轉(zhuǎn)換器(capacitivedigitaltoanalogconverter，cdac)的電容器陣列saradc以及使用混合式dac(即，c+rdac)的電阻電容(r-c)混合式saradc。一般來說，電容陣列saradc比電阻式saradc具有更好的線性。此外，r-c混合式saradc常用來減少很長的電阻器串或龐大的電容器陣列在物理布局上所占用的區(qū)域。然而，由于半導(dǎo)體加工工藝的限制，需要有大電容，這造成更大的面積并且功耗增加。

因此，需要降低saradc的功耗。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供一種模擬數(shù)字轉(zhuǎn)換器及用于模擬數(shù)字轉(zhuǎn)換器的輸入緩沖器，以解決上述問題。

根據(jù)至少一個實施方式，提供一種用于模擬數(shù)字轉(zhuǎn)換器adc的輸入緩沖器，包括：接收電路，耦接在電源電壓和該adc的取樣保持電路之間，用于接收模擬輸入信號并生成緩沖模擬信號；以及阻抗電路，耦接到該接收電路，用于選擇性地提供可變阻抗；其中，當(dāng)該adc的該取樣保持電路操作在第一階段時，該阻抗電路提供小阻抗，當(dāng)該adc的該取樣保持電路操作在第二階段時，該阻抗電路提供大阻抗。

根據(jù)至少一個實施方式，提供一種模擬數(shù)字轉(zhuǎn)換器adc，用于將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出信號，該adc包括輸入緩沖器和逐次逼近寄存器adc，逐次逼近寄存器adc包括：取樣保持電路，耦接到該輸入緩沖器并產(chǎn)生經(jīng)采樣的模擬信號，用于在第一階段對該緩沖模擬信號進(jìn)行采樣并且在第二階段保持該經(jīng)采樣的模擬信號；數(shù)模轉(zhuǎn)換器，用于在比較階段根據(jù)多個控制信號和參考電壓提供中間模擬信號；比較器，用于根據(jù)該中間模擬信號和該經(jīng)采樣的模擬信號提供比較結(jié)果；以及sar邏輯，用于根據(jù)該比較結(jié)果提供該數(shù)字輸出信號和該控制信號，輸入緩沖器用于接收模擬輸入信號以提供緩沖模擬信號并且包括：接收電路，耦接在電源電壓和該逐次逼近寄存器adc的該取樣保持電路之間，用于接收該模擬輸入信號并生成該緩沖模擬信號；以及第一阻抗電路，耦接到該接收電路，用于選擇性地提供第一可變阻抗；其中，在該第一階段該第一阻抗電路提供小阻抗，在該第二階段該第一阻抗電路提供大阻抗。

本發(fā)明提供的模擬數(shù)字轉(zhuǎn)換器及用于模擬數(shù)字轉(zhuǎn)換器的輸入緩沖器，能夠降低輸入緩沖器的功耗。

在閱讀附圖中例示的優(yōu)選實施例的如下詳細(xì)描述之后，本發(fā)明的這些和其他目的對本領(lǐng)域技術(shù)人員來說無疑將變得顯而易見。

附圖說明

圖1根據(jù)本發(fā)明的實施方式示出了模擬數(shù)字轉(zhuǎn)換器(analog-to-digitalconverter，adc)。

圖2a根據(jù)本發(fā)明的實施方式示出了saradc。

圖2b根據(jù)本發(fā)明的實施方式例示了圖2a的saradc的時鐘信號clks、clkc和clkr的示例。

圖3根據(jù)本發(fā)明的實施方式示出了輸入緩沖器。

圖4根據(jù)本發(fā)明的實施方式例示了圖3的信號的波形。

圖5根據(jù)本發(fā)明的實施方式示出了saradc的參考電壓發(fā)生器。

具體實施方式

圖1根據(jù)本發(fā)明的實施方式示出了模擬數(shù)字轉(zhuǎn)換器(analog-to-digitalconverter，adc)100。adc100包括輸入緩沖器110和逐次逼近寄存器(successiveapproximationregister，sar)adc120。輸入緩沖器110能夠接收(或放大)模擬輸入信號sin并提供緩沖模擬信號ain。saradc120能夠通過對所有可能的量化電平進(jìn)行二叉搜索方法提供代表緩沖模擬信號ain(以采樣時間時為例)的強度的數(shù)字輸出信號dout。在一些實施方式中，輸入緩沖器110可以是用于其他類型adc的驅(qū)動器。

圖2a根據(jù)本發(fā)明的實施方式示出了saradc200。saradc200包括取樣保持(s/h)電路210、轉(zhuǎn)換電路260、參考電壓發(fā)生器250。在此實施方式中，轉(zhuǎn)換電路260包括比較器220、sar邏輯230和數(shù)字模擬轉(zhuǎn)換器(digitaltoanalogconverter，dac)240。應(yīng)該注意的是，轉(zhuǎn)換電路260只是用于示例說明，并不是對本發(fā)明的限制。在其他實施方式中，在saradc200中也可以實現(xiàn)其他類型的adc電路。取樣保持電路210根據(jù)時鐘信號clks對緩沖模擬信號ain進(jìn)行采樣以獲取經(jīng)采樣的模擬信號s1。dac240根據(jù)時鐘信號clkc、來自參考電壓發(fā)生器250的參考電壓vref和來自sar邏輯230的多個控制信號cnt1至cntn生成中間模擬信號s2。比較器220根據(jù)經(jīng)采樣的模擬信號s1和中間模擬信號s2提供比較結(jié)果cmp。sar邏輯230根據(jù)比較結(jié)果cmp提供數(shù)字輸出信號dout。此外，sar邏輯230根據(jù)比較結(jié)果cmp和時鐘信號clkc提供控制信號cnt1至cntn到dac240。參考電壓發(fā)生器250根據(jù)時鐘信號clkr提供參考電壓vref。

圖2b根據(jù)本發(fā)明的實施方式例示了圖2a的saradc200的時鐘信號clks、clkc和clkr的示例。一起參照圖2a和圖2b，在正常模式n_mode下，saradc200能夠接收緩沖模擬信號ain并提供與緩沖模擬信號ain相對應(yīng)的數(shù)字輸出信號dout。在待機模式s_mode下，saradc200處于閑置狀態(tài)，并且不提供數(shù)字輸出信號dout。如果時鐘信號clkr是有效的(active)，saradc200操作在正常操作模式n_mode中。如果時鐘信號clkr是不活動的(inactive)，saradc200操作在待機模式s_mode。此外，如果時鐘信號clks是有效的，取樣保持電路210處于采樣階段ps(也稱為第一階段)，緩沖模擬信號ain由取樣保持電路210采樣。如果時鐘信號clks是不活動的，取樣保持電路210處于保持階段ph(也稱為第二階段)，經(jīng)采樣的模擬信號ain由取樣保持電路210保持。此外，根據(jù)比較結(jié)果cmp，由sar邏輯230在比較階段pc確定從最高有效位(mostsignificantbit，msb)開始數(shù)字輸出信號dout的每一比特。例如，為了確定最高有效位，sar邏輯230設(shè)置最高有效位控制信號cnt1為第一邏輯值(例如“1”)并設(shè)置有效控制信號cnt2至cntn為第二邏輯值(例如“0”)。然后，在比較階段pc中，dac240響應(yīng)于控制信號cnt2至cntn根據(jù)時鐘信號clkc生成中間模擬信號s2。假設(shè)第一邏輯值等于“1”，當(dāng)比較結(jié)果cmp指示經(jīng)采樣的模擬信號s1小于中間模擬信號s2時，sar邏輯230確定數(shù)字輸出信號dout的最高有效位的值等于邏輯“0”，否則等于“1”。在確定數(shù)字輸出信號dout的最高有效位后，sar邏輯230設(shè)置下一個有效控制信號cnt2為“1”，并設(shè)置接下來的有效控制信號cnt3至cntn為“0”，接著在比較階段pc，dac240根據(jù)時鐘信號clkc生成新的中間模擬信號s2。類似地，sar邏輯230根據(jù)新的比較結(jié)果cmp確定數(shù)字輸出信號dout的下一個有效位。繼續(xù)該方法直到確定出數(shù)字輸出信號dout的所有比特。應(yīng)該注意的是，控制信號cnt1至cntn的設(shè)置只是示例，而不是用于限制本發(fā)明。此外，在本實施方式中，當(dāng)時鐘信號clks是有效的而時鐘信號clkr是不活動的時，saradc200操作在非比較階段。

圖3根據(jù)本發(fā)明的實施方式示出了輸入緩沖器300。根據(jù)模擬輸入信號sin，輸入緩沖器300能夠提供緩沖模擬信號ain至saradc的取樣保持電路350。輸入緩沖器300包括偏置電路310、接收電路330和阻抗電路320。在本實施方式中，接收電路330包括nmos晶體管m1。nmos晶體管m1耦接在電源vdd與取樣保持電路350之間，nmos晶體管m1的柵極用于接收模擬輸入信號sin。在本實施方式中，nmos晶體管m1是具有高輸入阻抗和低輸出阻抗的源極跟隨器。應(yīng)該注意的是，nmos晶體管m1僅用作示例，并不作為對本發(fā)明的限制。在其他實施方式，接收電路330可以包括pmos晶體管。偏置電路310耦接在nmos晶體管m1和阻抗電路320之間，包括電流源315和nmos晶體管m2和m3。電流源315耦接在電源電壓vdd和nmos晶體管m2之間，電流源315能夠提供電流i1至nmos晶體管m2。nmos晶體管m2耦接在電流源315和地之間，nmos晶體管m2的柵極耦接至電流源315。nmos晶體管m3耦接在nmos晶體管m1和阻抗電路320之間，nmos晶體管m3的柵極耦接至電流源315和nmos晶體管m2的柵極。阻抗電路320包括電阻電路和開關(guān)電路。電阻電路包括電阻器r1，電阻器r1耦接在nmos晶體管m3和地gnd之間。開關(guān)電路包括開關(guān)sw1，其中開關(guān)sw1并聯(lián)耦接至電阻器r1，并且開關(guān)sw1由saradc的時鐘信號clks控制。響應(yīng)于時鐘信號clks，阻抗電路320選擇性地提供可變阻抗。例如，在saradc的采樣階段ps，時鐘信號clks導(dǎo)通開關(guān)sw1，nmos晶體管m3通過并行連接的開關(guān)sw1和電阻器r1耦接至地gnd。因此，阻抗電路320在saradc的采樣階段ps提供了小阻抗(例如，開關(guān)sw1的導(dǎo)通等效電阻)，然后響應(yīng)于小阻抗，偏置電路310從nmos晶體管m1汲取對應(yīng)于模擬輸入信號sin的大電流i2。相反，在saradc的保持階段ph，時鐘信號clks關(guān)斷開關(guān)sw1，nmos晶體管m3僅通過電阻器r1耦接到地gnd。因此，在saradc的保持階段ph，阻抗電路320提供大阻抗(例如，電阻器r1的電阻值)，然后響應(yīng)于大阻抗，偏置電路310從nmos晶體管m1汲取對應(yīng)于模擬輸入信號sin的小電流i2。因此，輸入緩沖器300的總電流在保持階段ph時下降，因此也降低了輸入緩沖器的功耗。在一些實施方式中，阻抗電路320可以是可變電阻器。

圖4根據(jù)本發(fā)明的實施方式例示了圖3的信號的波形。一起參照圖3和圖4，取樣保持電路350包括開關(guān)sw2和電容器c1，其中開關(guān)sw2也由時鐘信號clks控制。在saradc的采樣階段ps，時鐘信號clks導(dǎo)通開關(guān)sw2，緩沖模擬信號ain通過開關(guān)sw2傳送至電容器c1。在saradc的保持階段ph，時鐘信號clks關(guān)斷開關(guān)sw2，傳送的緩沖模擬信號ain存儲在電容器c1中。為了簡化描述，將不描述取樣保持電路350的細(xì)節(jié)。如上所述，開關(guān)sw1和sw2在采樣階段ps導(dǎo)通，并且在保持階段ph關(guān)斷。因此，緩沖模擬信號ain可以在采樣階段ps追蹤模擬輸入信號sin，并在保持階段ph保持跟蹤的模擬輸入信號sin。例如，如圖4所示，在保持階段ph，對于緩沖模擬信號ain，如標(biāo)記為410的部分，模擬輸入信號sin將不被追蹤。

圖5根據(jù)本發(fā)明的實施方式示出了saradc的參考電壓發(fā)生器500。參考電壓發(fā)生器500包括電流源510、兩個nmos晶體管m4和m5、兩個電阻器r2和r3、阻抗電路520。電流源510耦接在電源電壓vdd和nmos晶體管m4之間，電流源510能夠提供電流i2至nmos晶體管m4。nmos晶體管m4耦接在電流源510和電阻器r2之間，nmos晶體管m4的柵極耦接電流源510。電阻器r2耦接在nmos晶體管m4和地gnd之間。nmos晶體管m5耦接在電源電壓vdd和電阻器r3之間，nmos晶體管m5極耦接至電流源510和nmos晶體管m4的柵極。電阻器r3耦接在nmos晶體管m5和阻抗電路520之間。阻抗電路520包括電阻電路和開關(guān)電路。電阻電路包括電阻器r4，電阻器r4耦接在電阻器r3和地gnd之間。開關(guān)電路包括開關(guān)sw3，其中開關(guān)sw3并聯(lián)耦接至電阻器r4，并且開關(guān)sw3由saradc的時鐘信號clkr控制。響應(yīng)于時鐘信號clkr，阻抗電路520選擇性地提供可變阻抗。例如，在saradc的正常模式n_mode中，時鐘信號clkr導(dǎo)通開關(guān)sw3，電阻器r3通過并行連接的開關(guān)sw3和電阻器r4耦接至地gnd。因此，阻抗電路520在saradc的正常模式n_mode中提供小阻抗(例如，開關(guān)sw3的導(dǎo)通等效電阻)，然后響應(yīng)于小阻抗，從nmos晶體管m5汲取大電流i3。相反，在saradc的待機模式s_mode中，時鐘信號clkr關(guān)斷開關(guān)sw3，電阻器r3僅通過電阻器r4耦接到地gnd。因此，在saradc的保持階段ph中，阻抗電路520提供大阻抗(例如，電阻器r4的電阻值)，然后響應(yīng)于大阻抗，從nmos晶體管m5汲取小電流i3。因此，參考電壓發(fā)生器500的總電流在saradc的待機模式s_mode中下降，因此也降低了saradc的功耗。在一些實施方式中，阻抗電路520可以是可變電阻器。

根據(jù)本發(fā)明的實施方式，通過根據(jù)相應(yīng)的時鐘信號切換阻抗電路320和520中開關(guān)(例如，圖3的sw1和/或圖5的sw3)，可調(diào)整流經(jīng)每個阻抗電路的電流，從而可以動態(tài)地偏置adc的平均電流。

盡管通過示例和優(yōu)選實施方式描述了本發(fā)明，應(yīng)當(dāng)理解，本發(fā)明并不僅限于公開的實施方式。相反，對本領(lǐng)域技術(shù)人員而言顯而易見的，本發(fā)明旨在涵蓋各種修改和相似設(shè)置。因此，因此，上述公開內(nèi)容應(yīng)當(dāng)被理解為本發(fā)明的舉例，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求為準(zhǔn)。