技術(shù)總結(jié)
本發(fā)明涉及一種具有輸入頻率自動(dòng)識(shí)別功能的參考環(huán)電路及實(shí)現(xiàn)方法，包括：基于CPLD的輸入?yún)⒖碱l率自動(dòng)識(shí)別技術(shù)，通過(guò)將參考輸入頻率分頻后對(duì)待調(diào)諧的100MHz晶振時(shí)鐘進(jìn)行計(jì)數(shù)，將計(jì)數(shù)值與程序中預(yù)設(shè)的值比較判斷出輸入?yún)⒖夹盘?hào)的頻率值，當(dāng)判定參考頻率為1MHz整數(shù)倍時(shí)，CPLD控制參考環(huán)進(jìn)行鎖相操作，當(dāng)判定參考環(huán)頻率為1MHz非整數(shù)倍時(shí)，CPLD控制DAC調(diào)整100MHz晶振頻率，使計(jì)數(shù)誤差在±1范圍內(nèi)，完成環(huán)路的頻率鎖定，并在主機(jī)界面上會(huì)顯示輸入外參考的頻率值。本發(fā)明通過(guò)CPLD的計(jì)數(shù)功能實(shí)現(xiàn)外參考輸入頻率的自動(dòng)識(shí)別，由軟件確定外參考頻率值并自動(dòng)執(zhí)行鎖相或鎖頻功能，具有電路設(shè)計(jì)簡(jiǎn)單、編程靈活方便、可識(shí)別任意參考頻率值、電路體積小、功耗低等優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：李柏林;肖江濤;王健;丁朋
受保護(hù)的技術(shù)使用者：中國(guó)電子科技集團(tuán)公司第四十一研究所
文檔號(hào)碼：201611126919
技術(shù)研發(fā)日：2016.11.24
技術(shù)公布日：2017.05.24