本發(fā)明涉及寬帶分頻器領(lǐng)域，具體是涉及一種高精度的寬帶分頻器。

背景技術(shù)：

在超高速數(shù)模轉(zhuǎn)換電路中，為了便于進(jìn)行數(shù)字信號(hào)處理，往往集成多級(jí)并轉(zhuǎn)串(Mux)或者串轉(zhuǎn)并(Demux)的模塊實(shí)現(xiàn)速率轉(zhuǎn)換，需要多級(jí)分頻器提供時(shí)鐘鏈，參見圖1所示。高性能高精度的寬帶分頻器直接決定了芯片的整體性能。

隨著時(shí)鐘頻率的不斷提高，分頻器級(jí)數(shù)的增多，時(shí)鐘的上升、下降時(shí)間在整個(gè)時(shí)鐘周期中所占的比例不斷增大，因此占空比失調(diào)越發(fā)嚴(yán)重，影響了Mux或者Demux的工作，在運(yùn)行頻率大于10GHz的超高速數(shù)模轉(zhuǎn)換電路中，這個(gè)問題愈發(fā)嚴(yán)重，需要重點(diǎn)考慮。因此，需要一種高精度的寬帶分頻器，滿足超高速數(shù)模轉(zhuǎn)換電路的設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了克服上述背景技術(shù)的不足，提供一種高精度的寬帶分頻器，能夠調(diào)整分頻器輸入信號(hào)的占空比，改善分頻器輸出信號(hào)質(zhì)量。

本發(fā)明提供一種高精度的寬帶分頻器，該寬帶分頻器包括分頻器核心電路和用于調(diào)整占空比的校準(zhǔn)電路，校準(zhǔn)電路與分頻器核心電路電連接；校準(zhǔn)電路包括第一同向輸入端INP1、第一反向輸入端INN1、第一同向輸出端OUTP1、第一反向輸出端OUTN1，分頻器核心電路包括第二同向輸入端INP2、第二反向輸入端INN2、第二同向輸出端OUTP2、第二反向輸出端OUTN2，校準(zhǔn)電路的第一同向輸入端INP1與分頻器核心電路的第二同向輸入端INP2相連，校準(zhǔn)電路的第一反向輸出端OUTN1與分頻器核心電路的第二反向輸入端INN2相連；

所述校準(zhǔn)電路還包括電源端VCC、第一電阻R1、第二電阻R2、第一三極管M1、第二三極管M2、第三三極管M3、第四三極管M4、獨(dú)立電流源A、第一開關(guān)電流源陣列、第二開關(guān)電流源陣列，第一電阻R1的一端與電源端VCC相連，另一端第三三極管M3的集電極相連，第二電阻R2的一端與電源端VCC相連，另一端與第四三極管M4的集電極相連，第三三極管M3的集電極還與校準(zhǔn)電路的第一同向輸出端OUTP1相連，第四三極管M4的集電極還與校準(zhǔn)電路的第一反向輸出端OUTN1相連，第三三極管M3的基極、第四三極管M4的基極都連到偏置電壓Vcas上，第三三極管M3的發(fā)射極、第一三極管M1的集電極均與第一開關(guān)電流源陣列相連，第四三極管M4的發(fā)射極、第二三極管M2的集電極均與第二開關(guān)電流源陣列相連，第一三極管M1的基極與校準(zhǔn)電路的第一反向輸入端INN1相連，第二三極管M2的基極與校準(zhǔn)電路的第一同向輸入端INP1相連，第一三極管M1的發(fā)射極、第二三極管M2的發(fā)射極均與獨(dú)立電流源A的正極相連，獨(dú)立電流源A的負(fù)極接地。

在上述技術(shù)方案的基礎(chǔ)上，所述第一開關(guān)電流源陣列和第二開關(guān)電流源陣列的結(jié)構(gòu)相同。

在上述技術(shù)方案的基礎(chǔ)上，所述第一開關(guān)電流源陣列包括開關(guān)陣列S₀、S₁…S_n和對(duì)應(yīng)的電流源陣列I₀、I₁、…I_n，n為正整數(shù)，每個(gè)開關(guān)與對(duì)應(yīng)的電流源串聯(lián)：S₀與I₀串聯(lián)，S₁與I₁串聯(lián)，…S_n與I_n串聯(lián)，電流源陣列I₀、I₁、…I_n接地。

在上述技術(shù)方案的基礎(chǔ)上，所述第一開關(guān)電流源陣列中的開關(guān)陣列分別連接第三三極管M3的發(fā)射極、第一三極管M1的集電極，第二開關(guān)電流源陣列中的開關(guān)陣列分別連接第四三極管M4的發(fā)射極、第二三極管M2的集電極。

在上述技術(shù)方案的基礎(chǔ)上，所述第一開關(guān)電流源陣列中的開關(guān)陣列由第一組開關(guān)控制信號(hào)C₀、C₁…C_n控制，第二開關(guān)電流源陣列中的開關(guān)陣列由第二組開關(guān)控制信號(hào)控制，第一組開關(guān)控制信號(hào)C₀、C₁…C_n與第二組之間為差分關(guān)系。

在上述技術(shù)方案的基礎(chǔ)上，所述第一開關(guān)電流源陣列和第二開關(guān)電流源陣列采用2進(jìn)制比例結(jié)構(gòu)。

在上述技術(shù)方案的基礎(chǔ)上，

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)如下：

(1)本發(fā)明提出一種可調(diào)占空比的分頻器電路，通過調(diào)整占空比，確保分頻器電路的精確工作。即在分頻器核心電路前加一級(jí)校準(zhǔn)電路，調(diào)整分頻器輸入信號(hào)的占空比，從而提高分頻器的輸出信號(hào)質(zhì)量。在分頻器核心電路前級(jí)聯(lián)校準(zhǔn)電路，校準(zhǔn)電路是在差分放大電路基礎(chǔ)上改進(jìn)實(shí)現(xiàn)的，由差分信號(hào)C₀、C₁…C_n及控制，通過調(diào)整校準(zhǔn)電路，改善分頻器輸出信號(hào)質(zhì)量。

(2)本發(fā)明中的校準(zhǔn)電路是在Cascode buffer基礎(chǔ)上改進(jìn)實(shí)現(xiàn)的，通過調(diào)整buffer的差分對(duì)間的電流，調(diào)整共模電平，從而達(dá)到調(diào)整占空比的目標(biāo)。M1、M2、M3、M4、R1、R2及I1為經(jīng)典的cascode結(jié)構(gòu)，分別在M1和M3、M2和M4之間分別并聯(lián)一個(gè)開關(guān)電流源陣列，兩個(gè)開關(guān)電流源陣列中的開關(guān)陣列由差分信號(hào)對(duì)分別控制。如果差分信號(hào)的高電平脈寬時(shí)間與低電平脈寬時(shí)間不相等，通過差分控制信號(hào)(C₀、C₁…C_n及)同時(shí)調(diào)整電流源陣列，從而調(diào)整M1和M3、M2和M4兩端的電流，最終實(shí)現(xiàn)調(diào)整共模電平，使得高電平脈寬時(shí)間與低電平脈寬時(shí)間相等。通過控制開關(guān)陣列S₀、S₁…S_n，實(shí)現(xiàn)調(diào)整電流的目的。這種方式可以實(shí)現(xiàn)快速調(diào)整，增大了調(diào)整范圍。

(3)第一開關(guān)電流源陣列和第二開關(guān)電流源陣列采用2進(jìn)制比例結(jié)構(gòu)，能夠提高調(diào)整的精度和速度。

附圖說明

圖1是分頻器的應(yīng)用場(chǎng)合示意圖。

圖2是本發(fā)明實(shí)施例中高精度的寬帶分頻器的結(jié)構(gòu)示意圖。

圖3是本發(fā)明實(shí)施例中校準(zhǔn)電路的結(jié)構(gòu)示意圖。

圖4是本發(fā)明實(shí)施例中第一開關(guān)電流源陣列的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。

參見圖2所示，本發(fā)明實(shí)施例提供一種高精度的寬帶分頻器，包括分頻器核心電路和用于調(diào)整占空比的校準(zhǔn)電路，校準(zhǔn)電路與分頻器核心電路電連接。校準(zhǔn)電路包括第一同向輸入端INP1、第一反向輸入端INN1、第一同向輸出端OUTP1、第一反向輸出端OUTN1，分頻器核心電路包括第二同向輸入端INP2、第二反向輸入端INN2、第二同向輸出端OUTP2、第二反向輸出端OUTN2，校準(zhǔn)電路的第一同向輸入端INP1與分頻器核心電路的第二同向輸入端INP2相連，校準(zhǔn)電路的第一反向輸出端OUTN1與分頻器核心電路的第二反向輸入端INN2相連。

參見圖3所示，校準(zhǔn)電路還包括電源端VCC、第一電阻R1、第二電阻R2、第一三極管M1、第二三極管M2、第三三極管M3、第四三極管M4、獨(dú)立電流源A、第一開關(guān)電流源陣列、第二開關(guān)電流源陣列，第一電阻R1的一端與電源端VCC相連，另一端第三三極管M3的集電極相連，第二電阻R2的一端與電源端VCC相連，另一端與第四三極管M4的集電極相連，第三三極管M3的集電極還與校準(zhǔn)電路的第一同向輸出端OUTP1相連，第四三極管M4的集電極還與校準(zhǔn)電路的第一反向輸出端OUTN1相連，第三三極管M3的基極、第四三極管M4的基極都連到偏置電壓Vcas上，第三三極管M3的發(fā)射極、第一三極管M1的集電極均與第一開關(guān)電流源陣列相連，第四三極管M4的發(fā)射極、第二三極管M2的集電極均與第二開關(guān)電流源陣列相連，第一三極管M1的基極與校準(zhǔn)電路的第一反向輸入端INN1相連，第二三極管M2的基極與校準(zhǔn)電路的第一同向輸入端INP1相連，第一三極管M1的發(fā)射極、第二三極管M2的發(fā)射極均與獨(dú)立電流源A的正極相連，獨(dú)立電流源A的負(fù)極接地。

第一開關(guān)電流源陣列和第二開關(guān)電流源陣列的結(jié)構(gòu)相同。參見圖4所示，第一開關(guān)電流源陣列包括開關(guān)陣列S₀、S₁…S_n和對(duì)應(yīng)的電流源陣列I₀、I₁、…I_n，n為正整數(shù)，每個(gè)開關(guān)與對(duì)應(yīng)的電流源串聯(lián)：S₀與I₀串聯(lián)，S₁與I₁串聯(lián)，…S_n與I_n串聯(lián)，電流源陣列I₀、I₁、…I_n接地。

第一開關(guān)電流源陣列中的開關(guān)陣列分別連接第三三極管M3的發(fā)射極、第一三極管M1的集電極，第二開關(guān)電流源陣列中的開關(guān)陣列分別連接第四三極管M4的發(fā)射極、第二三極管M2的集電極。

第一開關(guān)電流源陣列中的開關(guān)陣列由第一組開關(guān)控制信號(hào)C₀、C₁…C_n控制，第二開關(guān)電流源陣列中的開關(guān)陣列由第二組開關(guān)控制信號(hào)控制，第一組開關(guān)控制信號(hào)C₀、C₁…C_n與第二組之間為差分關(guān)系。

本發(fā)明實(shí)施例提出一種可調(diào)占空比的分頻器電路，通過調(diào)整占空比，確保分頻器電路的精確工作。即在分頻器核心電路前加一級(jí)校準(zhǔn)電路，調(diào)整分頻器輸入信號(hào)的占空比，從而提高分頻器的輸出信號(hào)質(zhì)量，如圖2所示，在分頻器核心電路前級(jí)聯(lián)校準(zhǔn)電路，校準(zhǔn)電路是在差分放大電路基礎(chǔ)上改進(jìn)實(shí)現(xiàn)的，由差分信號(hào)C₀、C₁…C_n及控制，通過調(diào)整校準(zhǔn)電路，改善分頻器輸出信號(hào)質(zhì)量。

校準(zhǔn)電路是在Cascode buffer基礎(chǔ)上改進(jìn)實(shí)現(xiàn)的，通過調(diào)整buffer的差分對(duì)間的電流，調(diào)整共模電平，從而達(dá)到調(diào)整占空比的目標(biāo)，具體結(jié)構(gòu)如圖3所示，M1、M2、M3、M4、R1、R2及I1為經(jīng)典的cascode結(jié)構(gòu)，分別在M1和M3、M2和M4之間分別并聯(lián)一個(gè)開關(guān)電流源陣列，兩個(gè)開關(guān)電流源陣列中的開關(guān)陣列由差分信號(hào)對(duì)分別控制。如果差分信號(hào)的高電平脈寬時(shí)間與低電平脈寬時(shí)間不相等，通過差分控制信號(hào)(C₀、C₁…C_n及)同時(shí)調(diào)整電流源陣列，從而調(diào)整M1和M3、M2和M4兩端的電流，最終實(shí)現(xiàn)調(diào)整共模電平，使得高電平脈寬時(shí)間與低電平脈寬時(shí)間相等。通過控制開關(guān)陣列S₀、S₁…S_n，實(shí)現(xiàn)調(diào)整電流的目的。這種方式可以實(shí)現(xiàn)快速調(diào)整，增大了調(diào)整范圍。

第一開關(guān)電流源陣列和第二開關(guān)電流源陣列采用2進(jìn)制比例結(jié)構(gòu)，能夠提高調(diào)整的精度和速度。

本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明實(shí)施例進(jìn)行各種修改和變型，倘若這些修改和變型在本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則這些修改和變型也在本發(fā)明的保護(hù)范圍之內(nèi)。

說明書中未詳細(xì)描述的內(nèi)容為本領(lǐng)域技術(shù)人員公知的現(xiàn)有技術(shù)。