本發(fā)明涉及集成電路技術(shù)領(lǐng)域，更具體地涉及一種電壓限幅電路，用于控制電流舵型數(shù)模轉(zhuǎn)換器中電流源的控制開關(guān)結(jié)構(gòu)。

背景技術(shù)：

數(shù)模轉(zhuǎn)換器(Digital to Analog Converter，DAC)是能夠?qū)?shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的重要接口電路，是信號(hào)處理系統(tǒng)的重要組成部分。電流舵型數(shù)模轉(zhuǎn)換器(Current Steering DAC)具有速度快，精度高，驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn)，廣泛應(yīng)用于圖像，視頻，通信等領(lǐng)域。電流舵型DAC(數(shù)模轉(zhuǎn)換器)的工作原理是，根據(jù)輸入數(shù)字信號(hào)控制相應(yīng)的電流源開關(guān)，電流求和后經(jīng)過一個(gè)電阻完成電流到電壓的轉(zhuǎn)變。

典型電流舵型DAC中包含多個(gè)電流源及其控制開關(guān)結(jié)構(gòu)，僅以其中一個(gè)電流源及其控制開關(guān)結(jié)構(gòu)為例，如圖1所示，電流源及其控制開關(guān)管均為PMOS管(Positive Channel Metal Oxide Semiconductor，P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)管構(gòu)成。圖1中C_gd3、C_gd4分別表示晶體管MP3管或MP4管柵極和漏極之間的寄生電容，若以V₀表示電流源開關(guān)控制信號(hào)的擺幅，C_L表示DAC輸出端的負(fù)載電容，R_L表示DAC輸出端的負(fù)載電阻，則由時(shí)鐘饋通引起的DAC輸出端Voutp及Voutn的毛刺大小分別為V₀[C_gd3/(C_gd3+C_L)]及V₀[C_gd4/(C_gd4+C_L)]。當(dāng)電路中無限幅電路時(shí)，通常V₀的大小為VDD，電壓較高，由于時(shí)鐘饋通的影響，快速跳變的數(shù)字信號(hào)INN和INP會(huì)在DAC的輸出端產(chǎn)生很大的毛刺，嚴(yán)重限制了DAC的動(dòng)態(tài)功能。

技術(shù)實(shí)現(xiàn)要素：

鑒于現(xiàn)有方案存在的問題，為了克服上述現(xiàn)有技術(shù)方案的不足，本發(fā)明提出了一種電壓限幅電路。

根據(jù)本發(fā)明的一個(gè)方面，提供了一種電壓限幅電路，包括：偏置結(jié)構(gòu)電路，用于形成穩(wěn)定的第一參考電壓和第二參考電壓；以及傳輸門控制電路，用于控制傳輸門的導(dǎo)通利用所述第一參考電壓和第二參考電壓生成第一開關(guān)控制信號(hào)和第二開關(guān)控制信號(hào)。

根據(jù)本發(fā)明的一個(gè)方面，提供了一種數(shù)模轉(zhuǎn)換器，包括：至少一電流源；至少一控制開關(guān)結(jié)構(gòu)，包括第一開關(guān)及第二開關(guān)控制所述電流源的輸出；至少一電壓限幅電路，用于控制所述第一開關(guān)及第二開關(guān)的開閉。

從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果：

設(shè)置電壓限幅電路保障電流源開關(guān)控制信號(hào)的擺幅穩(wěn)定并盡可能的小，從而減小電流舵型DAC中時(shí)鐘饋通引起的DAC輸出端的毛刺，保障了DAC的處于良好的工作狀態(tài)工作。

電壓限幅電路中的偏置結(jié)構(gòu)電路保障了獲取穩(wěn)定的高電壓Vref1和低電壓Vref2，用于生成穩(wěn)定的開關(guān)控制信號(hào)。

電壓限幅電路中傳輸門控制電路將穩(wěn)定的高電壓Vref1和低電壓Vref2按照特定時(shí)序形成開關(guān)控制信號(hào)。

附圖說明

圖1為現(xiàn)有數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例電壓限幅電路中偏置結(jié)構(gòu)電路的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例電壓限幅電路中傳輸門控制電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例電壓限幅電路的時(shí)序控制圖；

圖5為本發(fā)明實(shí)施例數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明某些實(shí)施例于后方將參照所附附圖做更全面性地描述，其中一些但并非全部的實(shí)施例將被示出。實(shí)際上，本發(fā)明的各種實(shí)施例可以許多不同形式實(shí)現(xiàn)，而不應(yīng)被解釋為限于此數(shù)所闡述的實(shí)施例；相對(duì)地，提供這些實(shí)施例使得本發(fā)明滿足適用的法律要求。

在本說明書中，下述用于描述本發(fā)明原理的各種實(shí)施例只是說明，不應(yīng)該以任何方式解釋為限制發(fā)明的范圍。參照附圖的下述描述用于幫助全面理解由權(quán)利要求及其等同物限定的本發(fā)明的示例性實(shí)施例。下述描述包括多種具體細(xì)節(jié)來幫助理解，但這些細(xì)節(jié)應(yīng)認(rèn)為僅僅是示例性的。因此，本領(lǐng)域普通技術(shù)人員應(yīng)認(rèn)識(shí)到，在不悖離本發(fā)明的范圍和精神的情況下，可以對(duì)本文中描述的實(shí)施例進(jìn)行多種改變和修改。此外，為了清楚和簡潔起見，省略了公知功能和結(jié)構(gòu)的描述。此外，貫穿附圖，相同附圖標(biāo)記用于相似功能和操作。

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。

本發(fā)明實(shí)施例提供了一種電壓限幅電路，包括偏置結(jié)構(gòu)電路和傳輸門控制電路，圖2示出了偏置結(jié)構(gòu)電路的結(jié)構(gòu)示意圖，如圖2所示，該偏置結(jié)構(gòu)電路包括兩個(gè)PMOS晶體管MP7、MP8和兩個(gè)NMOS晶體管MN5、MN6，其中MN5和MN6以二級(jí)管連接方式構(gòu)成電阻。NMOS晶體管MN5，MN6的襯底與GND連接，PMOS晶體管MP7，MP8的襯底與VDD連接。NMOS晶體管MN5的漏極與PMOS晶體管MP7的漏極連接，柵極與NMOS晶體管MN5漏極連接，源極與NMOS晶體管MN6的漏極連接，NMOS晶體管MN6的漏極與NMOS晶體管MN5的源極連接，柵極與NMOS晶體管MN6的漏極連接，源極與GND連接。PMOS晶體管MP7的源極與VDD連接，漏極與NMOS晶體管MN5的漏極連接，柵極與PMOS晶體管MP8的柵極及漏極連接。PMOS晶體管MP8的漏極與柵極連接，由電流Ibias偏置，PMOS晶體管MP8的源極與VDD連接。此時(shí)，NMOS晶體管MN5的柵極電壓為第一參考電壓Vref1，值為Vgs5+Vgs6，N6的柵極電壓為第二參考電壓Vref2，值為Vgs6，由于電流固定，對(duì)于確定的NMOS晶體管來說，NMOS晶體管MN5、MN6的Vgs5及Vgs6的值均是固定的，此時(shí)，第一參考電壓Vref1及第二參考電壓Vref2均為一個(gè)固定的值。

當(dāng)偏置電流Ibias一定時(shí)，由PMOS晶體管MP7和MP8構(gòu)成電流鏡結(jié)構(gòu)可知，流過NMOS晶體管MN5，MN6的漏電流I一定。根據(jù)電壓值固定(其中，V_thn為NMOS晶體管的閾值電壓；μ_n為NMOS晶體管溝道載流子遷移率；C_ox為單位面積的柵氧化層電容；I為NMOS晶體管的漏電流；為NMOS晶體管的寬長比)?？梢酝ㄟ^調(diào)節(jié)NMOS晶體管MN5，MN6的寬長比來調(diào)節(jié)NMOS晶體管MN5、MN6的Vgs5及Vgs6，進(jìn)而調(diào)節(jié)第一參考電壓Vref1和第二參考電壓Vref2至需要的值，并保持固定。

圖3示出了傳輸門控制電路的結(jié)構(gòu)示意圖，其中包括四個(gè)傳輸門和兩個(gè)反向器，通過輸入的第一信號(hào)Sin、第二信號(hào)SinB來控制傳輸門的導(dǎo)通第一參考電壓Vref1及第二參考電壓Vref2生成第一開關(guān)控制信號(hào)INP和第二開關(guān)控制信號(hào)INN，用于控制DAC中電流源的控制開關(guān)，第一信號(hào)Sin、第二信號(hào)SinB為差分信號(hào)。請(qǐng)參見圖3，第一信號(hào)Sin通過第一反相器生成第三信號(hào)SinI，第二信號(hào)SinB通過第二反向器生成第四信號(hào)SinBI，第一信號(hào)Sin與第三信號(hào)SinI；第一信號(hào)Sin與第二信號(hào)SinB；第二信號(hào)SinB與第四信號(hào)SinBI均為差分信號(hào)。

第一傳輸門TG1兩端分別連接第一參考電壓Vref1與第二控制開關(guān)的信號(hào)INN，由差分信號(hào)Sin，SinI控制，差分信號(hào)Sin，SinI分別為低電平，高電平時(shí)第一傳輸門TG1導(dǎo)通，分別為高電平，低電平時(shí)第一傳輸門TG1截止。第二傳輸門TG2兩端分別連接第二參考電壓Vref2與第二控制開關(guān)的信號(hào)INN，由差分信號(hào)Sin，SinI控制，差分信號(hào)Sin，SinI分別為高電平，低電平時(shí)第二傳輸門TG2導(dǎo)通，分別為低電平，高電平時(shí)第二傳輸門TG2截止。第三傳輸門TG3兩端分別連接第一參考電壓Vref1與第一控制開關(guān)的信號(hào)INP，由差分信號(hào)SinB，SinBI控制，SinB，SinBI分別為低電平，高電平時(shí)第三傳輸門TG3導(dǎo)通，分別為高電平，低電平時(shí)第三傳輸門TG3截止。第四傳輸門TG4兩端分別連接第二參考電壓Vref2與第一控制開關(guān)的信號(hào)INP，由差分信號(hào)SinB，SinBI控制，差分信號(hào)SinB，SinBI分別為高電平，低電平時(shí)第四傳輸門TG4導(dǎo)通，分別為低電平，高電平時(shí)第四傳輸門TG4截止。

當(dāng)?shù)谝恍盘?hào)Sin，第三信號(hào)SinI分別為低電平，高電平，第二信號(hào)SinB，第四信號(hào)SinBI分別為高電平，低電平時(shí)，第一傳輸門TG1導(dǎo)通，第二傳輸門TG2截止，第三傳輸門TG3截止，第四傳輸門TG4導(dǎo)通。第一開關(guān)控制信號(hào)INP為第二參考電壓Vref2，第二開關(guān)控制信號(hào)INN為第一參考電壓Vref1；

當(dāng)?shù)谝恍盘?hào)Sin，第三信號(hào)SinI分別為高電平，低電平，第二信號(hào)SinB，第四信號(hào)SinBI分別為低電平，高電平時(shí)，第一傳輸門TG1截止，第二傳輸門TG2導(dǎo)通，第三傳輸門TG3導(dǎo)通，第四傳輸門TG4截止。第一開關(guān)控制信號(hào)INP為第一參考電壓Vref1，第二開關(guān)控制信號(hào)INN為第二參考電壓Vref2。

本發(fā)明實(shí)施例還提供一種數(shù)模轉(zhuǎn)換器，包括至少一個(gè)電流源及其控制開關(guān)結(jié)構(gòu)，以及至少上述的電壓限幅電路，如圖5所示，電壓限幅電路輸出的第一開關(guān)控制信號(hào)INP和第二開關(guān)控制信號(hào)INN分別用于控制控制開關(guān)結(jié)構(gòu)中分別作為第一開關(guān)和第二開關(guān)的PMOS晶體管MP3和第二開關(guān)PMOS晶體管MP4的開閉。從而將原來幅度為VDD的控制信號(hào)，通過限幅電路將幅度減小至Vrefl-Vref2，由時(shí)鐘饋通引起DAC輸出端Voutp及Voutn的毛刺大小V₀[C_gd3/(C_gd3+C_L)]及V₀[C_gd4/(C_gd4+C_L)]就會(huì)降為(Vref1-Vref2)[C_gd3/(C_gd3+C_L)]及(Vref1-Vref2)[C_gd4/(C_gd4+C_L)]，通過調(diào)節(jié)電壓限幅電路的偏置結(jié)構(gòu)電路中的NMOS晶體管MN5，MN6的寬長比來調(diào)節(jié)NMOS晶體管MN5、MN6的Vgs5及Vgs6，進(jìn)而調(diào)節(jié)第一參考電壓Vref1和第二參考電壓Vref2至需要的值，使得第一參考電壓Vref1可以使第一開關(guān)PMOS晶體管MP3和第二開關(guān)PMOS晶體管MP4導(dǎo)通，而第二參考電壓不能使他們導(dǎo)通，且第一參考電壓Vref1與第二參考電壓Vref2的差值最小，從而減小DAC輸出端的毛刺，實(shí)現(xiàn)DAC電流源開關(guān)管的限幅功能，降低時(shí)鐘饋對(duì)DAC輸出動(dòng)態(tài)性能的影響。

本發(fā)明的另一一實(shí)施例中PMOS晶體管和NMOS晶體管可以分別換為NMOS晶體管和PMOS晶體管。

需要說明的是，在附圖或說明書正文中，未繪示或描述的實(shí)現(xiàn)方式，均為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，并未進(jìn)行詳細(xì)說明。此外，上述對(duì)各元件和方法的定義并不僅限于實(shí)施例中提到的各種具體結(jié)構(gòu)、形狀或方式，本領(lǐng)域普通技術(shù)人員可對(duì)其進(jìn)行簡單地更改或替換。

以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。