本公開內(nèi)容大體涉及振蕩器電路，并且更具體地涉及寬帶多相時鐘生成電路。

背景技術(shù)：

多相時鐘在許多應用中是有用的。在高速串行鏈路應用中，多相時鐘被用于以比內(nèi)部時鐘頻率高的比特率處理數(shù)據(jù)流。在時鐘倍頻器應用中，多相時鐘被組合以產(chǎn)生針對合成器的期望輸出頻率。在微處理器中，多相時鐘可以放松預充電邏輯中的時鐘約束以實現(xiàn)更高的運行速度。在無線設(shè)計中，針對直接轉(zhuǎn)換需要射頻多相時鐘，而在基帶電路中，多相時鐘可以被用于找到針對模數(shù)轉(zhuǎn)換器(ADC)的更好的采樣點以改善總體系統(tǒng)性能。

在領(lǐng)域中已知用于實施多相時鐘生成的若干技術(shù)。這些技術(shù)中的一些在下面列出：

1.多相電壓控制振蕩器(M-VCO)(參見例如Mazzanti等人的文章“Analysis and Design of a Double-Quadrature CMOS VCO for Subharmonic Mixing at Ka-Band”，IEEE Transactions on Microwave Theory and Techniques，第56卷，第2期，第355頁至第363頁，2008(通過引用并入))；

2.延遲鎖定環(huán)(DLL)(參見例如Craninckx等人的文章“Aharmonic quadrature LO generator using a 90°delay-locked loop”，Proc.European Solid-State Circuits Conf.(ESSCIRC)，2004，第127頁至第130頁(通過引用并入))；

3.通過頻分的正交(參見例如Bonfanti等人的文章，“A 15-GHzbroad-band/2frequency divider in 0.13μm CMOS for quadrature generation”，IEEE Microw.Wireless Compon.Lett.，第15卷，第11號，第724頁至第726頁，2005年11月(通過引用并入))；

4.通過多相濾波器的正交(參見例如Kaukovuori等人的文章“Analysis and design of passive polyphase filters”，IEEE Trans.CircuitsSyst.I，Reg.Papers，第55卷，第10號，第3023頁至第3037頁，2008年11月(通過引用并入))；以及

5.注入鎖定環(huán)形振蕩器(參見例如Grozing等人的文章“CMOSRing oscillator with Quadrature outputs and 100MHz to 3.5GHz Tuning Range”，Proc.29th European Solid-State Circuits Conf.(ESSCIRC 03)，IEEE Press，2003，第679頁至第682頁(通過引用并入))。

這些技術(shù)中的每個呈現(xiàn)針對寬帶應用的一個或多個缺點。

M-VCO技術(shù)使用如圖1的示例中所示的連接的四個級。從振蕩器的同相側(cè)產(chǎn)生的信號被注入到振蕩器的正交相位側(cè)中，并且反之亦然。環(huán)形反饋中呈現(xiàn)的反相允許生成正交的兩個信號。存在通過使用LC諧振電路或延遲單元的兩種已知實施方案。

LC諧振VCO實施方案確保所生成的時鐘的足夠的譜純度。該電路可以被調(diào)諧以在作用于構(gòu)成儲能罐的電感器或電容器的值上的頻率范圍內(nèi)工作。針對高頻應用，在VCO中用作調(diào)諧元件的可變電容器針對給定調(diào)諧范圍呈現(xiàn)較差的質(zhì)量因子，并且在鎖相環(huán)反饋路徑中使用的分頻器是功率緊缺的。LC諧振VCO已經(jīng)成功地被使用在窄帶系統(tǒng)中。呈現(xiàn)在調(diào)諧范圍與相位噪聲之間的權(quán)衡。此外，多相振蕩器示出高相位噪聲，尤其是被上轉(zhuǎn)換成相位噪聲的閃變分量。

延遲單元VCO解決方案采用具有可變延遲的單元。為避免振蕩，環(huán)必須提供2π的相移并且在振蕩頻率處具有單位電壓增益。每個延遲級必須提供π/N的相移，其中N是延遲級的數(shù)目。該方法通常受與過程變化和不匹配相關(guān)的問題影響。該電路的額外弱點由沿與相位不確定性相關(guān)的環(huán)路累積的抖動表示，與由LC諧振實施方案實現(xiàn)的電路相比，抖動與高相位噪聲相對應。

如環(huán)形振蕩器中的DLL解決方案利用對如圖2所描繪的延遲單 元的使用。與環(huán)形振蕩器不同，在這種情況下，通常使用數(shù)字環(huán)路。在鏈的輸入處提供在期望頻率的信號。相位檢測器被用于將輸出相位差與輸入相位差進行比較。該信息被用于校準每個單元中的延遲以提供相同輸入時鐘的均等間隔的相位版本。該解決方案的缺點包括：敏感性過程變化和不匹配；沿環(huán)路和復雜校準邏輯的抖動的累積。

另一解決方案通過使用分頻器來生成正交信號?？梢酝ㄟ^如圖3所示的雙采樣器配置來完成對正交的兩個時鐘的生成。該解決方案按結(jié)構(gòu)是寬帶的。為了正確地工作，該架構(gòu)在其輸入處要求在期望頻率的兩倍的時鐘。該信號可以由在期望頻率的雙倍的頻率范圍中工作的振蕩器提供。該雙倍速度要求嚴重影響VCO設(shè)計。實際上，分頻器電路隨著頻率增大而快速地變得功率緊缺。該解決方案的另一缺點在于其僅僅可以產(chǎn)生兩個輸出相位。

多相位濾波器(PPF)解決方案被示出在圖4中。生成I-Q信號的最簡單的方式是利用RC-CR網(wǎng)絡(luò)：在同相I輸出處的信號具有45度相位滯后，并且在正交相位Q輸出處的信號具有45度相位超前。兩個信號都被衰減3dB。因此，在極點頻率處，相位和幅度兩者都處于平衡。該結(jié)構(gòu)僅僅在RC頻率處提供恒定90度相移，并且其遭受幅度失衡。又一問題是部件不匹配：其導致兩個RC積不相等，并且這產(chǎn)生相位誤差。因此，利用更大的死區(qū)來實現(xiàn)更好的匹配。該解決方案的另一缺點在于其僅僅可以產(chǎn)生兩個輸出相位。

注入鎖定環(huán)形振蕩器技術(shù)具有如圖5所示的框圖。該電路利用由四個延遲單元組成的環(huán)路，其中的一個由輸入頻率信號注入。輸出信號示出輸入信號的頻率和相位噪聲。該方法的主要缺點在于其通常受與穩(wěn)定和供電變化相關(guān)的問題影響。

存在對將以高相位準確度生成從在相同頻率處的獨特時鐘相位信號開始的多個均等間隔的時鐘相位的改善的環(huán)形振蕩器電路的需求。

技術(shù)實現(xiàn)要素：

本文公開的實施例提供一種寬帶多相時鐘生成電路，其能夠在多個操作頻率進行操作同時在不同操作頻率并且在工藝、溫度和供電的變化期間保持良好性能。

根據(jù)實用新型的一個方面，寬帶多相時鐘生成電路包括以反相反饋級聯(lián)地耦合的多個延遲級；其中每個延遲級包括可變電阻電路；相位比較器電路，被配置為執(zhí)行在由所述環(huán)形振蕩器電路的兩個對應的延遲級輸出的兩個不同相位之間的相位比較；以及放大器電路，被配置為響應于所述相位比較而生成控制信號，其中所述控制信號被反饋以控制所述環(huán)形振蕩器電路的所述延遲級中的所述可變電阻電路的電阻。

根據(jù)一個實施例，所述兩個不同相位是正交相關(guān)相位，并且所述相位比較器包括正交相位比較器。

根據(jù)一個實施例，所述正交相位比較器包括正交混頻器電路。

根據(jù)一個實施例，所述正交混頻器電路是無源混頻器電路。

根據(jù)一個實施例，所述放大器電路是跨阻抗放大器。

根據(jù)一個實施例，每個延遲級中的所述可變電阻電路包括負載電路，所述負載電路包括第一電阻器和第二電阻器以及具有耦合在所述第一電阻器與所述第二電阻器之間的傳導路徑的晶體管，并且所述晶體管的控制端子被配置為接收所述控制信號。

根據(jù)一個實施例，所述第一電阻器和所述第二電阻器是具有數(shù)字控制電阻的可變電阻器。

根據(jù)一個實施例，還包括數(shù)字調(diào)諧電路，所述數(shù)字調(diào)諧電路被配置為輸出數(shù)字控制信號以對第一電阻器和第二電阻器的所述數(shù)字控制電阻進行設(shè)置。

根據(jù)一個實施例，所述控制信號是模擬控制信號，并且所述傳導路徑具有模擬控制電阻。

根據(jù)一個實施例，所述延遲級還包括差分輸入晶體管對，所述第一電阻器在第一節(jié)點處與所述差分輸入晶體管對的第一個差分輸入晶體管串聯(lián)地耦合，并且所述第二電阻器在第二節(jié)點處的與所述差分 輸入晶體管對的第二個差分輸入晶體管串聯(lián)耦合，用于所述晶體管的所述傳導路徑耦合在所述第一節(jié)點與所述第二節(jié)點之間。

根據(jù)一個實施例，還包括振蕩電路，所述振蕩電路生成被施加到所述環(huán)形振蕩器電路的輸入的注入頻率信號。

根據(jù)實用新型的另一個方面，寬帶多相時鐘生成電路包括：環(huán)形振蕩器，包括生成第一相位信號的第一延遲級和生成第二相位信號的第二延遲級；其中所述第一延遲級和所述第二延遲級中的每個延遲級包括可變電阻電路；相位比較器電路，被配置為將所述第一相位信號與所述第二相位信號進行相位比較以生成相位誤差信號；放大器電路，被配置為從所述相位誤差信號生成控制信號；以及反饋環(huán)路，被配置為施加所述控制信號以控制所述第一延遲級和所述第二延遲級中的所述可變電阻電路的電阻。

根據(jù)一個實施例，所述第一相位和所述第二相位是正交相關(guān)相位。

根據(jù)一個實施例，所述相位比較器電路是正交混頻器電路。

根據(jù)一個實施例，所述第一延遲級和所述第二延遲級中的每個延遲級中的所述可變電阻電路包括負載電路，所述負載電路包括第一電阻器和第二電阻器以及具有耦合在所述第一電阻器與所述第二電阻器之間的傳導路徑的晶體管，并且所述晶體管的控制端子被配置為接收所述控制信號。

根據(jù)一個實施例，所述第一電阻器和所述第二電阻器是具有數(shù)字控制電阻的可變電阻器。

根據(jù)一個實施例，還包括數(shù)字調(diào)諧電路，所述數(shù)字調(diào)諧電路被配置為輸出數(shù)字控制信號以對第一電阻器和第二電阻器的所述數(shù)字控制電阻進行設(shè)置。

根據(jù)一個實施例，所述控制信號是模擬控制信號，并且所述傳導路徑具有模擬控制電阻。

根據(jù)一個實施例，所述延遲級還包括差分輸入晶體管對，所述第一電阻器在第一節(jié)點處與所述差分輸入晶體管對的第一個差分輸入晶體管串聯(lián)耦合，并且所述第二電阻器在第二節(jié)點處與所述差分輸入 晶體管對的第二個差分輸入晶體管串聯(lián)耦合，用于所述晶體管的所述傳導路徑耦合在所述第一節(jié)點與所述第二節(jié)點之間。

通過本實用新型的寬帶多相時鐘生成電路，能夠在多個操作頻率進行操作同時在不同操作頻率并且在工藝、溫度和供電的變化期間保持良好性能。

附圖說明

前述和其他特征和優(yōu)點將在下面結(jié)合附圖對特定實施例的非限制性描述中詳細進行討論，在附圖之中：

圖1示出了正交電壓控制振蕩器的框圖；

圖2示出了延遲鎖定環(huán)路振蕩器的框圖；

圖3示出了分頻器振蕩器的框圖；

圖4示出了多相濾波器振蕩器的框圖；

圖5示出了注入鎖定環(huán)形振蕩器的框圖；

圖6示出了具有模擬正交校準電路的注入鎖定環(huán)形振蕩器的框圖；

圖7是延遲單元級的電路圖；

圖8是偏置復制電路的電路圖；

圖9是混頻器電路的電路圖；以及

圖10是跨阻抗放大器的電路圖。

具體實施方式

在不同附圖中利用相同的附圖標記來指代相同的元件。具體地，不同的實施例共同的結(jié)構(gòu)和/或功能元件可以利用相同的附圖標記來指代并且可以具有相同的結(jié)構(gòu)特性、尺寸特性和材料特性。為清楚起見，僅僅示出并將詳細描述對理解所描述的實施例有用的那些步驟和元件。具體地，沒有詳細描述由功率轉(zhuǎn)換器供電的電路，所描述的實施例與常見應用兼容。在下面的描述中，當對術(shù)語“約”、“大致”、或者“大約”進行引用時，這意味著在10％內(nèi)，優(yōu)選地意味著在5％內(nèi)。

現(xiàn)在對圖6進行參考，圖6示出了經(jīng)正交校準的注入鎖定環(huán)形振 蕩器電路10的框圖。振蕩器電路10包括注入鎖定環(huán)形振蕩器12和模擬正交校準環(huán)路14。

注入鎖定環(huán)形振蕩器12包括四個級聯(lián)地耦合延遲單元級20(1)-20(4)，具有180°的相移反饋到第一級20(1)的輸入的最末級20(4)的輸出。第一級20(1)還接收由振蕩器電路22生成的注入振蕩鎖定頻率信號(Vinj)。在優(yōu)選實施例中，延遲單元級20是具有差分信號輸入和差分信號輸出的差分電路。針對差分信號的相應反相端和非反相端分別由“-”和“+”指示符來指示。由每個延遲單元級20引入的延遲的效應是要在各級之間的振蕩信號中引入相移。例如從級20(1)輸出的差分信號可以被認為具有45°相移，從級20(2)輸出的差分信號可以被認為具有90°相移，從級20(3)輸出的差分信號可以被認為具有135°相移，并且從級20(4)輸出的差分信號可以被認為具有0°相移。因此，從級20(1)輸出的差分信號和從級20(3)輸出的差分信號具有正交相位關(guān)系(即，偏移90°)，并且從級20(2)輸出的差分信號和從級20(4)輸出的差分信號具有正交相位關(guān)系。

注入鎖定環(huán)形振蕩器12的自由運行頻率f0是可使用輸出被施加到延遲單元級20中的每個的n位控制信號的頻率調(diào)諧電路24數(shù)字地調(diào)諧的。該數(shù)字調(diào)諧控制對于確保注入鎖定環(huán)形振蕩器12的自由運行頻率與由振蕩器電路22生成的注入振蕩鎖定信號的頻率finj相匹配是重要的。僅僅當該頻率上的匹配出現(xiàn)時在來自相繼延遲單元級20的差分信號輸出處的信號的相位將被偏移45°。因此，在相繼延遲單元級20之間的相對相位誤差與在自由運行頻率與注入振蕩鎖定信號頻率之間的頻率偏移成比例。

使用通過頻率調(diào)諧電路24的數(shù)字校準功能，可以實現(xiàn)針對過程變化的補償。然而，在振蕩器10的正常操作期間不執(zhí)行數(shù)字校準。為此原因，(在校準之后)溫度和供電電壓的變化未得到補償，并且這可以導致輸出相位的誤差。模擬正交校準環(huán)路14提供穩(wěn)定和供電電壓補償。

針對延遲單元級20的偏置由偏置復制電路(bias replica circuit) 26提供。偏置復制電路26還接收n位控制信號頻率調(diào)諧電路24，并且因此由偏置復制電路26生成的偏置控制信號bc取決于對自由運行頻率的校準。

現(xiàn)在對圖7進行參考，圖7示出了延遲單元級20的電路圖。每個級20包括使差分輸入晶體管對32和34偏置的尾電流源30。由尾電流源30提供的偏置由偏置復制電路26響應于偏置控制信號(bc)來控制。尾電流源30耦合到接地供電節(jié)點。針對差分輸入晶體管對32和34中的晶體管的柵極端提供針對延遲單元級20的反相輸入端和非反相輸入端(In-和In+)。針對延遲單元級20的非反相輸出端和反相輸出端(out+和out-)被提供在差分輸入晶體管對32和34中的晶體管的漏極端處。針對差分輸入晶體管對32和34的負載電路35包括數(shù)字控制可變電阻，數(shù)字控制可變電阻包括與晶體管32串聯(lián)耦合的第一可變電阻電路36和與晶體管34串聯(lián)耦合的第二可變電阻電路38?？勺冸娮桦娐?6和38耦合到供電節(jié)點Vdd。由頻率調(diào)諧電路24輸出的n位控制信號控制可變電阻電路36和38中的每個的電阻。如以上所討論的，該數(shù)字控制影響注入鎖定環(huán)形振蕩器12的自由運行頻率。在實施例中，每個可變電阻電路可以包括n個并聯(lián)連接的MOS晶體管，其中晶體管的柵極端耦合以接收n位控制信號的一個位。

現(xiàn)在對圖8進行參考，圖8示出了針對偏置復制電路26的電路圖。偏置控制信號bc由被實現(xiàn)為二極管連接的設(shè)備的晶體管40生成，其中偏置控制信號bc被提供在晶體管40的柵極端處。在實施方案中，每個級20中的尾電流源30由在電流鏡關(guān)系中具有連接到晶體管40的柵極端的晶體管形成。晶體管40的源極端耦合到接地參考節(jié)點。晶體管40的漏極端耦合到晶體管40的柵極端，并且還連接到晶體管42的漏極端。晶體管40和42具有相反的導電類型(在圖示的示例中分別為n通道MOSFET和p通道MOSFET)。晶體管42的柵極端連接到運算放大器44的輸出端。放大器44的反相輸入耦合到晶體管42的源端。放大器44的非反相輸入耦合以接收參考電壓Vref。放大器 44和晶體管42用作低壓差類型的調(diào)節(jié)器電路，其迫使在晶體管42的源端處的電壓等于參考電壓Vref?？勺冸娮桦娐?6與晶體管42串聯(lián)耦合。可變電阻電路46耦合到供電節(jié)點Vdd。由頻率調(diào)諧電路24輸出的n位控制信號控制可變電阻電路46的電阻。流經(jīng)晶體管40和42的電流被設(shè)置為n位信號和參考電壓Vref的函數(shù)。該電流驅(qū)動在晶體管40的柵極端處提供的偏置控制信號。在實施例中，可變電阻電路46可以包括n個并聯(lián)連接的MOS晶體管，其中晶體管的柵極端耦合以接收n位控制信號的一個位(其中晶體管與電路36和38的晶體管相匹配)。

現(xiàn)在再一次對圖6進行參考。模擬正交校準環(huán)路14包括第一緩沖器電路50，其耦合到延遲單元級20中的一個(在圖示的示例中，延遲單元級20(2))的差分輸出以生成正交相位信號(Q)。模擬正交校準環(huán)路14包括第二緩沖器電路52，其耦合到延遲單元級20中的另一個(在圖示的示例中，延遲單元級20(4))的差分輸出以生成同相信號(I)。緩沖器電路50和52用于將注入鎖定環(huán)形振蕩器12的芯從模擬正交校準環(huán)路14解耦。將指出從緩沖器電路50和52輸出的差分信號(Q和I)彼此具有正交相位關(guān)系，因為在延遲單元級20(2)和20(4)的輸出處的差分信號彼此也具有正交相位關(guān)系(分別為90°和0°)。正交相關(guān)相位的選擇是僅僅通過舉例的方式的，應理解具有相對于彼此的期望關(guān)系的任何兩個相位都能夠替代地被選擇。

模擬正交校準環(huán)路14還包括相位檢測器53，相位檢測器53包括混頻器電路54，混頻器電路54接收從緩沖器電路50和52輸出的正交相位關(guān)系信號(Q和I)。同樣，關(guān)于恰當配置的相位檢測器53能夠替代地選擇不是正交相關(guān)的相位?；祛l器電路54將正交相位關(guān)系信號混合在一起并生成差分輸出信號Φ。因為正交相位關(guān)系信號處于相同頻率，差分輸出信號Φ是DC信號，其差分幅值是在正交相位關(guān)系信號之間的正交相位差的函數(shù)。因此，在由緩沖器電路50和52輸出的正交相位關(guān)系信號之間的任何正交相位誤差被反映在差分輸出信號Φ中?？缱杩狗糯笃?6將差分輸出信號Φ轉(zhuǎn)換為模擬正交校準 控制電壓(Vaqc)，其被饋送回到反饋環(huán)路中的延遲單元級20中的每個。模擬正交校準控制電壓用于在注入鎖定環(huán)形振蕩器12的操作期間通過改變負載電阻來調(diào)節(jié)負載電路35。

再次參考圖7，每個延遲單元級20的負載電路包括晶體管58，其源極漏極電路路徑耦合在差分輸入晶體管對32和34的漏極端之間。晶體管58的柵極端耦合以接收由跨阻抗放大器56輸出的模擬正交校準控制電壓。柵極電壓調(diào)制有效地實施耦合在差分輸入晶體管對32和34的漏極端之間的可變電阻的晶體管58的導電性。與電路36和38不同，該可變電阻在電路10的操作期間實時變化，其中晶體管58的可變電阻影響負載電路35的電阻并且因此改變頻率從而驅(qū)動在I信號與Q信號之間的相位差等于90°。

現(xiàn)在對圖9進行參考，圖9示出了混頻器電路54的電路圖?；祛l器電路54是接收正交相位信號Q的差分分量Qp和Qn以及同相信號I的差分分量Ip和In的無源混合器電路。因為無源混頻器電路又多個晶體管開關(guān)60形成，所以優(yōu)選利用CMOS信號來驅(qū)動那些開關(guān)的柵極端。混頻器電路54因此使用緩沖器電路62來將信號Q和I的共態(tài)邏輯(CML)差分分量(Qp，Qn，Ip，In)轉(zhuǎn)換為用于施加到如所示的晶體管62的柵極端的CMOS邏輯信號(out_Qp，out_Qn，out_Ip，out_In)。解耦電容器64被提供在緩沖器62的輸出與晶體管60的漏極端之間?；祛l器電路54輸出指示相位誤差的差分分量Φp和Φn。

現(xiàn)在對圖10進行參考，圖10示出了跨阻抗放大器56的電路圖。放大器56接收差分分量Φp和Φn并生成模擬正交校準控制電壓Vaqc。偏置電壓Vb_p和Vb_n被提供以使放大器56的輸入級70和72中的p通道晶體管和n通道晶體管的柵極端偏置。由輸入級70和72生成的電流在輸出級74中彼此相減已產(chǎn)生信號Vaqc。

圖6的電路的操作可以被概括如下：

注入鎖定環(huán)形振蕩器12以由延遲單元級20的負載電路35設(shè)置的固有頻率f0操作。當具有接近f0的頻率finj的外部信號由振蕩器電路22注入時，注入鎖定環(huán)形振蕩器12的輸出頻率變得等于finj。 為了適應新操作頻率，振蕩器的輸出信號示出相移，其可以被視為相位誤差Φe。在沒有注入的情況下，在每個級處的振蕩器和負載提供π/m相移以滿足相位條件，其中m是級20的數(shù)目。

下面的等式示出在針對相繼級20的振蕩輸出信號之間的相對相位誤差Φe與在鎖定信號頻率與自由運行頻率之間的偏移成比例：

$\mathrm{\Φ}e=-\frac{1}{2}\frac{finj-f0}{f0}=-\frac{\mathrm{\Δ}f}{2f0}$

使用由頻率調(diào)諧電路24輸出的n位控制信號的數(shù)字校準通過將頻率f0調(diào)節(jié)為等于頻率finj來補償過程變化，但是其不能夠在正常操作期間(即，實時地)重新運行以說明可能降低輸出相位的溫度或供電的變化。模擬正交校準環(huán)路14提供實時校準以補償環(huán)境變化。模擬正交校準環(huán)路14確保在任何時刻環(huán)形振蕩器自由運行頻率f0都接近注入鎖定頻率finj。以這種方式，相位誤差根據(jù)以上提到的公式被最小化。

模擬正交校準環(huán)路14基于使用度量在級20的兩個正交輸出之間的相移的混頻器電路54的相位檢測器53。在這一點上，盡管在圖6中圖示了正交相位比較，但是本領(lǐng)域技術(shù)人員將理解環(huán)形振蕩器12的輸出的任何對可以由模擬正交校準環(huán)路14使用。僅僅有必要的是針對所選擇的相位關(guān)系設(shè)計相位檢測器53。

模擬正交校準環(huán)路14使用信號Vaqc來調(diào)節(jié)振蕩器12的自由運行頻率以確保在所選擇的輸出對之間存在期望的相移。在圖6的示例中，該期望的相移是90°。通過控制被施加到每個級20中的晶體管58的控制端子的電壓來實現(xiàn)在期望的相移上的控制。在圖示的實施方案中，晶體管58是如圖7所示的p通道MOS晶體管，其允許對每個級20中的電阻性負載電路35進行精細調(diào)節(jié)，其中該電阻性調(diào)節(jié)完成對反饋環(huán)路中的振蕩器12的自由運行頻率的調(diào)節(jié)，其驅(qū)動自由運行頻率等于在實時操作中注入的信號頻率。當該條件被實現(xiàn)時，由級20輸出的振蕩信號的所有相位在相位上被均等地間隔開，并且溫度和電壓供電上的變化被跟蹤。

相位檢測器應當示出低噪聲以便不影響總體噪聲，尤其是閃變噪 聲分量。相位檢測器的混頻器54將RF信號轉(zhuǎn)換為與相移誤差成比例的電壓或電流DC信號。低噪聲混頻器優(yōu)選被用于不使相位發(fā)生器的噪聲性能降低。

指出關(guān)于電路10的下面的優(yōu)點和特征：a)生成在寬帶內(nèi)的準確的多相時鐘，從而補償PVT變化；b)模擬正交校準環(huán)路連續(xù)地校準環(huán)形振蕩自由運行頻率以補償溫度和供電變化；c)每個級包括由環(huán)路作用以連續(xù)地調(diào)節(jié)級的操作并且因此調(diào)節(jié)環(huán)形振蕩器自由運行頻率的電路分量；d)在環(huán)路中使用低噪聲混頻器來度量級的輸出相移；e)環(huán)路改善級的數(shù)字校準的準確度從而克服歸因于將最小頻率步長調(diào)節(jié)設(shè)置為等于n位控制信號的LSB值的頻率的量化的缺陷；f)緩沖器電路被用于將相位檢測器從振蕩器解耦以便減小電容性負載；g)環(huán)路對振蕩器和其電路的相移進行校準使得環(huán)路在振蕩器輸出處產(chǎn)生精確信號相位；h)AQC環(huán)路與振蕩器的隔離確保環(huán)路的操作不會影響振蕩信號的輸出幅度；以及i)環(huán)路的隔離不會影響通過使用復制偏置電路設(shè)置的輸出共態(tài)。

盡管為了簡化附圖并確保環(huán)路14的特征不被模糊未明確示出在圖6中，但是在優(yōu)選實施方案中，電路10還包括針對非選擇相位(即，在級20(1)和20(3)的輸出處)緩沖器、混頻器和跨阻抗放大器(如在附圖標記50、52、56和56處的那些)。這些電路實際上是虛擬電路，其連接到電路12的存在確保在所有級20的輸出處的環(huán)形負載的平衡。

已經(jīng)描述了各種實施例。本領(lǐng)域技術(shù)人員將容易進行各種更改、修改和改進。另外，基于上文給出的功能指示，已經(jīng)描述的實施例的實際實施方案在本領(lǐng)域技術(shù)人員的能力內(nèi)。