本實(shí)用新型涉及電子技術(shù)領(lǐng)域，特別涉及一種應(yīng)用于無線充電控制芯片的時(shí)鐘振蕩電路。

背景技術(shù)：

對于大多數(shù)SOC(System on a Chip，系統(tǒng)級芯片)設(shè)計(jì)來說，振蕩器是必不可少的組成部分，它能為芯片提供時(shí)鐘。在各種類型的振蕩器中，環(huán)形振蕩器不需要外掛晶體，不需要使用電感—電容調(diào)諧電路，而只需要使用奇數(shù)個反相器串聯(lián)、最后一級的輸出連接到第一級的輸入即可工作?？紤]到其結(jié)構(gòu)簡單和低功耗的特性，環(huán)形振蕩器在頻率精度要求不高的場合得到了廣泛的應(yīng)用。然而，電源電壓及半導(dǎo)體偏差范圍對環(huán)形振蕩器的輸出頻率影響較大，因此，環(huán)形振蕩器無法滿足在對時(shí)鐘頻率有更高精度要求的系統(tǒng)。

為此，一篇申請?zhí)枮?01310190432.9的發(fā)明專利，公開了一種環(huán)形振蕩電路、環(huán)形振蕩器及其實(shí)現(xiàn)方法，其包括：偏置電流產(chǎn)生電路和環(huán)形振蕩器級電路；其實(shí)現(xiàn)方法為：首先，偏置電流產(chǎn)生電路通過兩個MOS管即第一NMOS管和第二NMOS管的VGS差值在電阻R105上產(chǎn)生一個電流，該電流大小與電源電壓無關(guān)；接著，環(huán)形振蕩器級電路通過電流鏡結(jié)構(gòu)，鏡像產(chǎn)生穩(wěn)定的充、放電電流，用于對第一級反相器充、放電，進(jìn)而得到穩(wěn)定的振蕩頻率。雖然采用該方法可以得到穩(wěn)定的振蕩頻率，但是，由于偏置電流產(chǎn)生電路得到的電流，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，電流偏差較大，影響鏡像后的充、放電電流，進(jìn)而難以得到精確的振蕩頻率；另外，環(huán)形振蕩器級電路的充放電電容采用第 一級反相器的寄生電容，該反相器的寄生電容電容值受工藝影響較大，不利于實(shí)現(xiàn)精確的振蕩頻率。

技術(shù)實(shí)現(xiàn)要素：

因此，針對上述的問題，本實(shí)用新型提出一種應(yīng)用于無線充電控制芯片的時(shí)鐘振蕩電路，該電路中，偏置電路用于產(chǎn)生與電源電壓無關(guān)的基準(zhǔn)參考電流，通過采用兩個NPN三極管的基極相連，相對兩個NMOS柵極連接方式，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，可進(jìn)一步的縮小基準(zhǔn)參考電流的偏差范圍；利用電流鏡結(jié)構(gòu)，可鏡像產(chǎn)生與電源電壓無關(guān)的、偏差小的、穩(wěn)定的充、放電電流，采用電容與施密特觸發(fā)器連接代替利用寄生電容值的反相器，可忽略寄生電容的影響并得到固定的翻轉(zhuǎn)電平電壓差值，實(shí)現(xiàn)精確、穩(wěn)定的振蕩頻率。

為了解決上述技術(shù)問題，本實(shí)用新型所采用的技術(shù)方案如下：

一種應(yīng)用于無線充電控制芯片的時(shí)鐘振蕩電路，包括順次電性連接的啟動電路、偏置電路及振蕩電路；所述啟動電路用于啟動偏置電路，所述偏置電路用于產(chǎn)生與電源電壓無關(guān)的基準(zhǔn)參考電流，所述振蕩電路用于產(chǎn)生時(shí)鐘振蕩頻率；其中，所述啟動電路包括PMOS管P0、電阻R0、NMOS管N0、NMOS管N1、電容C0及第一反相器；PMOS管P0的源極接電源電壓，PMOS管P0的柵極與NMOS管N1的漏極及偏置電路連接，PMOS管P0的漏極與電阻R0的一端、電容C0的上極板及第一反相器的輸入端連接；第一反相器的輸出端連接NMOS管N1的柵極；電阻R0的另一端連接NMOS管N0的柵極和漏極；NMOS管N0的源極、電容C0的下極板及NMOS管N1的源極接地。

作為一個進(jìn)一步的方案，所述偏置電路包括PMOS管P1、PMOS管P2、NPN三極管Q0、NPN三極管Q1及電阻R1；PMOS管P1的源極接電源電壓； PMOS管P1的柵極與PMOS管P0的柵極、NMOS管N1的漏極、PMOS管P2的柵極和漏極及振蕩電路連接；PMOS管P1的漏極連接NPN三極管Q0的基極與集電極；NPN三極管Q0的基極連接NPN三極管Q0的集電極，并與NPN三極管Q1的基極連接；NPN三極管Q0的發(fā)射極接地；PMOS管P2的源極接電源電壓；PMOS管P2的柵極與漏極連接，并與PMOS管P1的柵極、PMOS管P0的柵極、NMOS管N1的漏極及振蕩電路連接；PMOS管P2的漏極連接NPN三極管Q1的集電極；NPN三極管Q1的基極與NPN三極管Q0的基極連接；NPN三極管Q1的發(fā)射極連接電阻R1的一端；電阻R1的另一端接地。本實(shí)用新型為了獲得一個與電源電壓無關(guān)的基準(zhǔn)參考電流，且在半導(dǎo)體工藝允許的偏差范圍內(nèi)，該電流偏差較小，偏置電路通過采用兩個NPN三極管的基極相連，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，可進(jìn)一步的縮小基準(zhǔn)參考電流的偏差范圍。

作為一個更進(jìn)一步的方案，所述振蕩電路包括PMOS管P3、PMOS管P5、PMOS管P6、NMOS管N2、NMOS管N3、NMOS管N4、第二反相器、第三反相器、施密特觸發(fā)器及電容C1；所述PMOS管P3及PMOS管P5的源極接電源電壓；PMOS管P3的柵極與PMOS管P5的柵極、及PMOS管P2的柵極連接；PMOS管P3的漏極與NMOS管N2的漏極和柵極及NMOS管N4的柵極連接；NMOS管N2源極接地；PMOS管P5的漏極連接PMOS管P6的源極；PMOS管P6的柵極連接NMOS管N3的柵極；PMOS管P6的漏極與NMOS管N3的漏極、電容C1的上極板及施密特觸發(fā)器的輸入端連接；施密特觸發(fā)器的輸出端與第二反相器的輸入端及第三反相器的輸入端連接；第二反相器的輸出端與PMOS管P6的柵極及NMOS管N3的柵極連接；NMOS管N3的源極連接NMOS管N4的漏極；NMOS管N4的柵極與NMOS管N2的柵極和漏極及PMOS管P3的漏極連接；NMOS管N4的源極和電容C1的下極板接地；第三反相器 的輸出端輸出時(shí)鐘振蕩信號。為了實(shí)現(xiàn)精確、穩(wěn)定的振蕩頻率，振蕩電路通過合理設(shè)計(jì)MOS管尺寸比例，可鏡像產(chǎn)生穩(wěn)定的充、放電電流，用于對電容充電；采用電容與施密特觸發(fā)器連接代替利用寄生電容值的反相器，可忽略寄生電容的影響并得到固定的翻轉(zhuǎn)電平電壓差值，實(shí)現(xiàn)精確、穩(wěn)定的振蕩頻率。

本實(shí)用新型采用上述方案，與現(xiàn)有技術(shù)相比，具有如下有益效果：

1、本實(shí)用新型的偏置電路通過采用兩個NPN三極管的基極相連，相對兩個NMOS柵極連接方式，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，可進(jìn)一步的縮小基準(zhǔn)參考電流的偏差范圍；

2、本實(shí)用新型振蕩電路通過合理設(shè)計(jì)MOS管尺寸比例，可鏡像產(chǎn)生穩(wěn)定的充、放電電流，用于對電容充電；采用電容與施密特觸發(fā)器連接代替利用寄生電容值的反相器，可忽略寄生電容的影響并得到固定的翻轉(zhuǎn)電平電壓差值，實(shí)現(xiàn)精確、穩(wěn)定的振蕩頻率

附圖說明

圖1為本實(shí)用新型的時(shí)鐘振蕩電路的電路原理圖；

圖2為圖1中的電容C1上極板的電壓波形圖；

圖3為圖1中的振蕩電路的輸出電壓波形圖。

具體實(shí)施方式

現(xiàn)結(jié)合附圖和具體實(shí)施方式對本實(shí)用新型進(jìn)一步說明。

普通時(shí)鐘振蕩電路中，一般采用環(huán)形振蕩電路或比較器加基準(zhǔn)電壓電路結(jié)構(gòu)實(shí)現(xiàn)，前者結(jié)構(gòu)雖然簡單，但是較難實(shí)現(xiàn)精確的振蕩頻率要求；后者雖然比較容易實(shí)現(xiàn)精確的振蕩頻率要求，但是結(jié)構(gòu)相對比較復(fù)雜，占用不小的芯片面 積。本專利正是為了解決上述問題而提出的，本實(shí)用新型的方案具體的介紹如下：

本實(shí)用新型的應(yīng)用于無線充電控制芯片的時(shí)鐘振蕩電路，其包括啟動電路1000、偏置電路2000及振蕩電路3000；啟動電路1000、偏置電路2000及振蕩電路3000順次電性連接；啟動電路1000用于啟動偏置電路，偏置電路2000用于產(chǎn)生與電源電壓無關(guān)的基準(zhǔn)參考電流，通過采用兩個NPN三極管的基極相連，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，可進(jìn)一步的縮小基準(zhǔn)參考電流的偏差范圍；振蕩電路3000用于產(chǎn)生時(shí)鐘振蕩頻率，通過合理設(shè)計(jì)MOS管尺寸比例，可鏡像產(chǎn)生穩(wěn)定的充、放電電流，用于對電容充電，通過合理設(shè)計(jì)電容值及施密特觸發(fā)器翻轉(zhuǎn)電平電壓差，可得到精確、穩(wěn)定的振蕩頻率。

作為一個具體的實(shí)施例，參見圖1，啟動電路1000包括PMOS管P0、電阻R0、NMOS管N0、NMOS管N1、電容C0及第一反相器100；PMOS管P0的源極接電源電壓；PMOS管P0的柵極與NMOS管N1的漏極及偏置電路連接；PMOS管P0的漏極與電阻R0的一端、電容C0的上極板及第一反相器100的輸入端連接；第一反相器100的輸出端連接NMOS管N1的柵極；電阻R0的另一端連接NMOS管N0的柵極和漏極；NMOS管N0的源極、電容C0的下極板及NMOS管N1的源極接地。

偏置電路2000包括PMOS管P1、PMOS管P2、NPN三極管Q0、NPN三極管Q1及電阻R1；PMOS管P1的源極接電源電壓；PMOS管P1的柵極與PMOS管P0的柵極、NMOS管N1的漏極、PMOS管P2的柵極和漏極及振蕩電路連接；PMOS管P1的漏極連接NPN三極管Q0的基極與集電極；NPN三極管Q0的基極連接NPN三極管Q0的集電極，并與NPN三極管Q1的基極連接；NPN三極管Q0的發(fā)射極接地；PMOS管P2的源極接電源電壓；PMOS管P2的柵極 與漏極連接，并與PMOS管P1的柵極、PMOS管P0的柵極、NMOS管N1的漏極及振蕩電路連接；PMOS管P2的漏極連接NPN三極管Q1的集電極；NPN三極管Q1的基極與NPN三極管Q0的基極連接；NPN三極管Q1的發(fā)射極連接電阻R1的一端；電阻R1的另一端接地。

振蕩電路3000包括PMOS管P3、PMOS管P5、PMOS管P6、NMOS管N2、NMOS管N3、NMOS管N4、第二反相器101、第三反相器103、施密特觸發(fā)器102及電容C1；PMOS管P3及PMOS管P5的源極接電源電壓；PMOS管P3的柵極與PMOS管P5的柵極、及PMOS管P2的柵極連接；PMOS管P3的漏極與NMOS管N2的漏極和柵極及NMOS管N4的柵極連接；NMOS管N2源極接地；PMOS管P5的漏極連接PMOS管P6的源極；PMOS管P6的柵極連接NMOS管N3的柵極；PMOS管P6的漏極與NMOS管N3的漏極、電容C1的上極板及施密特觸發(fā)器102的輸入端連接；施密特觸發(fā)器102的輸出端與第二反相器101的輸入端及第三反相器103的輸入端連接；第二反相器101的輸出端與PMOS管P6的柵極及NMOS管N3的柵極連接；NMOS管N3的源極連接NMOS管N4的漏極；NMOS管N4的柵極與NMOS管N2的柵極和漏極及PMOS管P3的漏極連接；NMOS管N4的源極和電容C1的下極板接地；第三反相器103的輸出端輸出時(shí)鐘振蕩信號。

下面具體闡述其運(yùn)行原理。參見圖1，系統(tǒng)上電，啟動電路中電容C0上極板電壓約為0，第一反相器100的輸出為H(H為高電平)，則NMOS管N1開啟，PMOS管P0、PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5柵極電位被拉低，PMOS管P1和NPN三極管Q0的支路導(dǎo)通，之后，NPN三極管Q1導(dǎo)通，PMOS管P2、NPN三極管Q1及電阻R1的支路導(dǎo)通，此時(shí)，偏置電路開始工作，由于電流鏡結(jié)構(gòu)，PMOS管P0、電阻R0、NMOS管N0支 路導(dǎo)通，鏡像電流流過電阻R0和NMOS管N0，電容C0上極板即第一反相器100輸入端電壓逐漸被拉高，第一反相器100輸出變?yōu)長(L為低電平)，則NMOS管N1關(guān)閉，完成偏置電路啟動過程。

假定PMOS管P1和PMOS管P2的寬長比相等，NPN三極管Q1的發(fā)射極面積為NPN三極管Q0的n倍，令流過PMOS管P2的電流為基準(zhǔn)參考電流I_REF，則I_REF＝I_DS.P2≈I_R1＝(V_BE.Q1-V_BE.Q0)/R1＝V_T*ln(n)/R1(1)

式中，I_DS.P2為流過PMOS管P2的源漏極電流，V_BE.Q1為NPN三極管Q1基極與發(fā)射極電壓差，V_BE.Q0為NPN三極管Q0基極與發(fā)射極電壓差，V_T為熱電壓；

由上式(1)可知，I_REF受(1/R1)影響。通常半導(dǎo)體工藝加工，允許正負(fù)20％的偏差，因此，若電阻R1偏差20％，即R1電阻值變化范圍：0.8*R1～1.2*R1，則I_REF變化范圍：0.83*I_REF～1.25*I_REF。

因I_REF與振蕩頻率f成線性關(guān)系，因此振蕩頻率變化范圍為0.83*f～1.25*f。

綜上，本實(shí)用新型的偏置電路通過采用兩個NPN三極管的基極相連，在半導(dǎo)體工藝允許的偏差范圍內(nèi)，大大縮小基準(zhǔn)參考電流的偏差范圍，同時(shí)縮小了振蕩頻率變化范圍，有利于獲得精確的振蕩頻率。

系統(tǒng)初始上電，當(dāng)偏置電路開始工作時(shí)，電容C1的上極板電位約為0，施密特觸發(fā)器102輸出高電平，第二反相器101輸出低電平，PMOS管P6導(dǎo)通、NMOS管N3關(guān)斷，PMOS管P5和PMOS管P6的支路對電容C1充電，當(dāng)電容C1上極板電壓升高至施密特觸發(fā)器的正向閾值電壓V₊時(shí)，施密特觸發(fā)器102輸出端電壓翻轉(zhuǎn)為低電平，第二反相器101輸出高電平，PMOS管P6關(guān)閉、NMOS管N3導(dǎo)通，NMOS管N3、NMOS管N4支路對電容C1放電，當(dāng)電容C1上極板電壓降低至施密特觸發(fā)器的負(fù)向閾值電壓V-，施密特觸發(fā)器102輸出端電壓翻 轉(zhuǎn)為高電平，第二反相器101輸出端翻轉(zhuǎn)為低電平。以此循環(huán)動作，電容C1上極板電壓呈現(xiàn)鋸齒波，參見圖2所示。最后，時(shí)鐘振蕩信號經(jīng)過第三反相器103輸出，參見圖3所示。

假定PMOS管P1、PMOS管P2和PMOS管P3的寬長比相等，PMOS管P5寬長比為PMOS管P2寬長比的M倍，NMOS管N4寬長比為NMOS管N2寬長比的M倍，則電容C1的充電電流I_tr和放電電流I_tf均為M*I_REF，

電容C1上極板鋸齒波電壓最大值為施密特觸發(fā)器的正向閾值電壓V₊，最小值為施密特觸發(fā)器的負(fù)向閾值電壓V-，正向閾值電壓與負(fù)向閾值電壓之差即回差電壓ΔV＝(V₊-V_-)。

令電容C1取值大于施密特觸發(fā)器輸入端寄生電容，則可忽略施密特觸發(fā)器輸入端寄生電容對振蕩頻率的影響。

此時(shí)，電容C1上極板電壓上升階段時(shí)間tr＝(C1*ΔV/I_tr)，下降階段時(shí)間tf＝(C1*ΔV/I_tf)，

振蕩電路振蕩周期T＝tr+tf，即振蕩頻率f＝1/T＝1/[2*(C1*ΔV/I_tr)]。

因此，如果在一固定工作電壓下，取確定的C1電容值和確定的施密特觸發(fā)器回差電壓ΔV，則可根據(jù)設(shè)計(jì)需要，調(diào)整PMOS管P5和NMOS管N4的寬長比，進(jìn)而調(diào)整電容C1的充電電流I_tr和放電電流I_tf，實(shí)現(xiàn)精確、穩(wěn)定的振蕩頻率f，且該振蕩頻率f不受工藝影響。

本實(shí)用新型的振蕩電路采用電容與施密特觸發(fā)器連接代替利用寄生電容值的反相器，可忽略寄生電容的影響并得到固定的翻轉(zhuǎn)電平電壓差值，實(shí)現(xiàn)精確、穩(wěn)定、不受工藝影響的振蕩頻率。

綜上，本專利通過上述方案，采用帶自啟動脫離功能的啟動電路、與電源電壓無關(guān)的偏置電路及環(huán)形振蕩電路實(shí)現(xiàn)，與電源電壓無關(guān)的偏置電路可產(chǎn)生 基準(zhǔn)參考電流，再通過MOS管尺寸比例鏡像產(chǎn)生穩(wěn)定的充電、放電電流對電容充電；同時(shí)，在環(huán)形振蕩電路中加入施密特觸發(fā)器，可設(shè)計(jì)固定的翻轉(zhuǎn)電平電壓值；設(shè)計(jì)合理的電容，可減小寄生電容的影響。因此，精確的充放電電流、穩(wěn)定的翻轉(zhuǎn)電平電壓值及合適的電容值，可實(shí)現(xiàn)精確的振蕩頻率。另外，相對采用比較器加基準(zhǔn)電壓電路結(jié)構(gòu)的振蕩電路，本電路器件個數(shù)比較少，以較小的芯片面積即可實(shí)現(xiàn)，降低了成本。

盡管結(jié)合優(yōu)選實(shí)施方案具體展示和介紹了本實(shí)用新型，但所屬領(lǐng)域的技術(shù)人員應(yīng)該明白，在不脫離所附權(quán)利要求書所限定的本實(shí)用新型的精神和范圍內(nèi)，在形式上和細(xì)節(jié)上可以對本實(shí)用新型做出各種變化，均為本實(shí)用新型的保護(hù)范圍。