技術(shù)特征：

1.一種集成消失調(diào)、抗干擾的比較器電路，其特征在于包括輸入放大單元、偏置單元、比較放大單元和整形輸出單元；輸入放大單元將外部輸入的差分信號(hào)進(jìn)行放大輸出至比較放大單元，比較放大單元將放大后的差分信號(hào)轉(zhuǎn)換成單端信號(hào)并放大，將放大后的單端信號(hào)與閾值比較，比較結(jié)果輸出到整形輸出單元，整形輸出單元將比較結(jié)果進(jìn)行整形后輸出，偏置單元為輸入放大單元和比較放大單元提供直流偏置；

所述輸入放大單元包括P型MOS管MP1、MP11、MP12和N型MOS管MN1、MN2、MN3、MN4以及電容C1、C2、C3、C4、C5、C6組成；差分輸入端INA和INB分別與電容C1、C2的一端相連，電容C1的另一端連接MP11的柵端、MN1的漏端，電容C2的另一端連接MP12的柵端、MN2的漏端，MP11、MP12的源端相連并與MP1管的漏端相連，MP1的柵端與偏置信號(hào)線BIAS相連，MP1的源端與電源線VCC相連，MP11的漏端與MN3的源端相連，MP12的漏端與MN4的源端相連，MN3、MN4的柵端相連，MN3、MN4的源端分別與地線GND相連，MN1和MN2的柵端同時(shí)與消失調(diào)時(shí)鐘信號(hào)INP相連，MN1的源端與電容C5的一端、MP11的漏端以及MN3的漏端相連于節(jié)點(diǎn)L1，MN2的源端與電容C6的一端、MP12的漏端以及MN4的漏端相連于節(jié)點(diǎn)L2，電容C5、C6的另一端與地線GND相連，MN3、MN4的柵端相連于節(jié)點(diǎn)L3，節(jié)點(diǎn)L1和節(jié)點(diǎn)L2的信號(hào)為輸入放大單元的輸出。

2.根據(jù)權(quán)利要求1所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述輸入放大單元還包括閾值調(diào)節(jié)輸入端INC、IND，電容C3，C4，閾值調(diào)節(jié)輸入端INC和IND分別與電容C3和C4的一端相連，C3的另一端與C1的另一端并聯(lián)連接至P型MOS管MP11的柵端，C4的另一端與C2的另一端并聯(lián)連接至P型MOS管MP12的柵端，通過調(diào)節(jié)INC、IND的電壓幅值調(diào)整比較器的閾值。

3.根據(jù)權(quán)利要求1所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述INP為周期性方波信號(hào)，其頻率與差分輸入信號(hào)頻率相同。

4.根據(jù)權(quán)利要求1所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述偏置單元包含P型MOS管MP2、MP3、MP4，N型MOS管MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12組成；MP2、MP3、MP4的柵端均與偏置信號(hào)線BIAS相連，MP2、MP3、MP4的源端與電源線VCC相連，MP2的漏端與MN8的漏端相連，MN8的源端與MN5的漏端和柵端以及輸入放大單元的節(jié)點(diǎn)L3相連，MN5的源端與地線GND相連，MN8的柵端、MN9的源端、MN6的漏端和柵端相連，MN6的源端與地線GND相連，MN9的漏端與MP3的漏端相連，MN9的柵端與MN7的漏端和柵端、MN10的源端、MN11的源端、MN12的源端相連，MN7的源端與地線GND相連，MN10的柵端和漏端、MN11的柵端、MN12的柵端、MP4的漏端相連，MN11的漏端與輸入放大單元的節(jié)點(diǎn)L1相連，為輸入放大單元提供直流偏置，MN12的漏端與輸入放大單元的節(jié)點(diǎn)L2相連，為比較放大單元提供直流偏置。

5.根據(jù)權(quán)利要求4所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于所述偏置單元中所有P型MOS管的柵長(zhǎng)相等，所有N型MOS管的柵長(zhǎng)相等。

6.根據(jù)權(quán)利要求1所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述比較放大單元包括P型MOS管MP5、MP6、MP13、MP14，N型MOS管MN13、MN14、MN15和電容C7組成；MP5的柵端與MP6的柵端和偏置信號(hào)線BIAS相連，MP5和MP6的源端與電源線VCC相連，MP13的柵端與輸入放大單元的節(jié)點(diǎn)L1相連，MP14的柵端與輸入放大單元的節(jié)點(diǎn)L2相連，MP13和MP14的源端、MP5的源端相連，MP13的漏端與MN13的漏端和柵端相連，MP14的漏端與MN14的漏端、電容C7的一端、MN15的柵端相連，MN13、MN14的源端與地線GND相連，MN15的源端與地線GND相連，MN15的漏端、電容C7的一端與MP6的漏端相連于節(jié)點(diǎn)L4，作為比較放大單元的輸出。

7.根據(jù)權(quán)利要求1所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述整形輸出單元包括P型MOS管MP7、MP8、MP9，N型MOS管MN16、MN17、MN18、MN19；MN16和MN17的柵端與比較放大單元的節(jié)點(diǎn)L4相連，MN16、MN17的源端與地線GND相連，MN6的漏端與MP7的漏端、MN20的漏端、MP8和MN18的柵端相連，MP7的柵端與偏置信號(hào)線BIAS相連，MP7的源端與電源線VCC相連，MN17的漏端與MN20的源端相連，MN20的柵端與MP9和MN19的柵端、MN18和MP8的漏端相連，MN18、MN19的源端與地線GND相連，MP8和MP9的源端與電源線VCC相連，MN19與MP9的漏端相連，作為整形輸出單元的輸出。

8.根據(jù)權(quán)利要求6所述的一種集成消失調(diào)、抗干擾的比較器電路，其特征在于：所述整形輸出單元通過調(diào)節(jié)MP7的鏡像電流I₀大小、MN17與MN16的寬長(zhǎng)比比值、MN16的寬長(zhǎng)比來調(diào)節(jié)遲滯窗口大小，所述遲滯窗口大小為：

其中，I₀為通過MP7的鏡像電流，n為MN17與MN16的寬長(zhǎng)比比值，為MN16的寬長(zhǎng)比，V_s為該比較器的遲滯窗口，μ_n為電子遷移率，c_ox單位柵電容系數(shù)。