本發(fā)明涉及微電子學(xué)與固體電子學(xué)領(lǐng)域，特別是該領(lǐng)域中電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器中的電容設(shè)置方法。

背景技術(shù)：

ADC一般分為全并行模數(shù)轉(zhuǎn)換器(Flash ADC)、流水線(xiàn)模數(shù)轉(zhuǎn)換器(Pipeline ADC)、過(guò)采樣模數(shù)轉(zhuǎn)換器(ΣΔADC)以及逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)。品質(zhì)因數(shù)(FOM)表示ADC每步轉(zhuǎn)換需要的能量，是衡量ADC設(shè)計(jì)水平的重要指標(biāo)。

由于受目前工藝條件限制，電容只能滿(mǎn)足10位的匹配精度,不容易實(shí)現(xiàn)高精度，因此，利用校正技術(shù)來(lái)克服工藝缺陷在高精度ADC設(shè)計(jì)中必不可少。如何在片上實(shí)現(xiàn)高效的電容失配校正技術(shù)，是超高精度ADC的設(shè)計(jì)必須面臨的一個(gè)難題。電容失配校正技術(shù)通常采用以下三種設(shè)計(jì)方案：(1)文獻(xiàn)[Chen,S.W.M.and Brodersen,R.W.,“A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13-m CMOS”,IEEE Journal of Solid-State Circuits,pp.2669--2680,2006.]采用一個(gè)慢而精確的輔助模數(shù)轉(zhuǎn)換器與主模數(shù)轉(zhuǎn)換器一起對(duì)輸入電壓進(jìn)行轉(zhuǎn)換，輔助模數(shù)轉(zhuǎn)換器的輸出作為主模數(shù)轉(zhuǎn)換器的輸出的參考，校正后性能會(huì)有明顯的改善，但是兩個(gè)校正DAC的功耗和面積已經(jīng)超過(guò)了主DAC，功耗較大；(2)文獻(xiàn)[W.Liu,P.Huang,Y.Chiu,“A 12-bit,45-MS/s,3-mW Redundant Successive Approximation Register analog-to-Digital Converter With Digital Calibration,”IEEE Journal of Solid-State Circuits,2011,46(11):2661–2672]采用“最小均方誤差”后臺(tái)校正算法，對(duì)基數(shù)(Radix)小于2的12位非二進(jìn)制電容陣列的失配誤差進(jìn)行校正，能實(shí)時(shí)跟蹤電源電壓、溫度變化造成的電容誤差變化，校正之后SFDR達(dá)到90dB以上，該文獻(xiàn)的SFDR雖然達(dá)到了目前世界上最領(lǐng)先的水平，但整個(gè)校正部分在片外通過(guò)軟件方法實(shí)現(xiàn)，不需考慮校正的任何非理想因素、校正算法復(fù)雜度、校正精度，復(fù)雜的數(shù)字后處理制約了該后臺(tái)校正算法的適用性，而且基數(shù)小于2的非二進(jìn)制電容陣列增加了版圖設(shè)計(jì)的復(fù)雜度，在實(shí)際應(yīng)用中有較大的限制；(3)文獻(xiàn)[Maio K,Hotta M,Yokozawa N,et al,“An untrimmed D/A converter with 14-bit resolution,”IEEE Journal of Solid-State Circuits,2011,46(11):2661–2672]采用電阻串校正DAC對(duì)電容誤差進(jìn)行前臺(tái)校正，電阻串DAC不僅需要額外的校正基準(zhǔn)源，還消耗靜態(tài)電流，占用較大的芯片面積，不適合低功耗的應(yīng)用。

傳統(tǒng)校正方法的另一缺陷在于：只能提高ADC的SFDR，對(duì)SNDR的提高非常有限，例如文獻(xiàn)[H.Fan and F.Maloberti,,“High-Resolution SAR ADC with Enhanced Linearity,”IEEE Journal of Solid-State Circuits,2016,DOI:10.1109/TCSII.2016.2626300]提出一種新穎的“循環(huán)-平均”電容失配校正方法，相比傳統(tǒng)，能將SFDR(無(wú)雜散動(dòng)態(tài)范圍)提高13.8dB，但是SNDR(信號(hào)失真噪聲比)提高不到5dB。

逐次逼近模數(shù)轉(zhuǎn)換器有多種不同的類(lèi)型，需根據(jù)系統(tǒng)需求來(lái)選擇不同的結(jié)構(gòu)。高精度逐次逼近模數(shù)轉(zhuǎn)換器常采用混和電阻電容結(jié)構(gòu)，在混和電阻電容結(jié)構(gòu)中，采用電阻和電容兩種元件，高位DAC和低位DAC分別由二進(jìn)制電容陣列和電阻串構(gòu)成，因此，總電容值比同等精度的二進(jìn)制電容結(jié)構(gòu)以及三電平二進(jìn)制電容結(jié)構(gòu)都小，有效減小了電容陣列的面積，面積變小，速度變快?；旌想娮桦娙菪偷膬?yōu)點(diǎn)是沒(méi)有浮空節(jié)點(diǎn)，線(xiàn)性度好，能提高模數(shù)轉(zhuǎn)換器的靜態(tài)特性，因此，混合電阻電容結(jié)構(gòu)常用于14位以上的高精度逐次逼近模數(shù)轉(zhuǎn)換器中。以14位混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器為例，如圖1所示，14位混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器由高6位電容DAC和低8位電阻DAC構(gòu)成，高6位電容DAC一共包含64個(gè)單位電容。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中電容失配校正技術(shù)研究首先考慮的是易于片上實(shí)現(xiàn)，基于LMS算法的校正方案精度高且校準(zhǔn)效果好，但初始值若選取不當(dāng)會(huì)導(dǎo)致算法復(fù)雜度增加，甚至不收斂，不易于片上實(shí)現(xiàn)，而傳統(tǒng)輔助DAC的校正技術(shù)最易于片上實(shí)現(xiàn)且成功率最高，但是不容易實(shí)現(xiàn)超高精度的問(wèn)題，提出一種能提高逐次逼近模數(shù)轉(zhuǎn)換器線(xiàn)性度的電容重構(gòu)方法，通過(guò)對(duì)電容排序、選擇并重構(gòu)，從而達(dá)到校正電容失配的目的。

本發(fā)明的技術(shù)方案為一種提高電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器SFDR和SNDR的電容重構(gòu)方法，該方法包括：

步驟1：在混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的正電容陣列和負(fù)電容陣列處各設(shè)置128個(gè)單位電容，將正電容陣列與負(fù)電容陣列相對(duì)的單位電容分為一組，獲得128組電容；

步驟2：將第一組電容中的正電容接VREFP，負(fù)電容接VREFN，其余組的正電容接VREFN，其余組的負(fù)電容接VREFP，進(jìn)行正常的15位逐次逼近位循環(huán)過(guò)程，得到對(duì)應(yīng)于第一組電容的數(shù)字碼；然后將第二組電容中的正電容接VREFP，負(fù)電容接VREFN，其余組的正電容接VREFN，其余組的負(fù)電容接VREFP，進(jìn)行正常的15位逐次逼近位循環(huán)過(guò)程，得到對(duì)應(yīng)于第二組電容的數(shù)字碼；重復(fù)此步驟，直至得到128組電容各自對(duì)應(yīng)的數(shù)字碼；

步驟3：根據(jù)步驟2獲得的128組電容各自對(duì)應(yīng)的數(shù)字碼，將128組電容按電容大小進(jìn)行排序，排序后的電容組編號(hào)為C₁～C₁₂₈；

步驟4：選擇編號(hào)為C₃₃～C₉₆的電容組，將選擇出的64組電容按如下順序排列接入混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的電容陣列處：

C₃₃、C₉₆、C₃₅、C₉₄、C₃₇、C₉₂、C₃₉、C₉₀、C₄₁、C₈₈、C₄₃、C₈₆、C₄₅、C₈₄、C₄₇、C₈₂、C₄₉、C₈₀、C₅₁、C₇₈、C_\53、C₇₆、C₅₅、C₇₄、C₅₇、C₇₂、C₅₉、C₇₀、C₆₁、C₆₈、C₆₃、C₆₆、C₆₅、C₆₄、C₆₇、C₆₂、C₆₉、C₆₀、C₇₁、C₅₈、C₇₃、C₅₆、C₇₅、C₅₄、C₇₇、C₅₂、C₇₉、C₅₀、C₈₁、C₄₈、C₈₃、C₄₆、C₈₅、C₄₄、C₈₇、C₄₂、C₈₉、C₄₀、C₉₁、C₃₈、C₉₃、C₃₆、C₉₅、C₃₄。

本發(fā)明提出一種能提高逐次逼近模數(shù)轉(zhuǎn)換器線(xiàn)性度的電容重構(gòu)方法，其特點(diǎn)在于：不需要引入最小均方誤差算法，只需要將電容拆分成單位電容，排序，選擇并重構(gòu)。本發(fā)明提出的電容重構(gòu)方法可避免電容失配在同一碼字的誤差進(jìn)行累加，因此，與傳統(tǒng)依賴(lài)校正算法來(lái)提高線(xiàn)性度的校正方法相比，具有結(jié)構(gòu)更簡(jiǎn)單、占用芯片面積更小、更容易在片上實(shí)現(xiàn)的效果。

附圖說(shuō)明

圖1為傳統(tǒng)14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器。

圖2為本發(fā)明提出的電容排序、重構(gòu)方法。

圖3為本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器。

圖4為本發(fā)明提出的電容測(cè)量方法。

圖5為傳統(tǒng)14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無(wú)雜散動(dòng)態(tài)范圍SFDR蒙特卡洛仿真結(jié)果。

圖6為本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無(wú)雜散動(dòng)態(tài)范圍SFDR蒙特卡洛仿真結(jié)果。

圖7為傳統(tǒng)14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無(wú)雜散動(dòng)態(tài)范圍SNDR蒙特卡洛仿真結(jié)果。

圖8為本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無(wú)雜散動(dòng)態(tài)范圍SNDR蒙特卡洛仿真結(jié)果。

具體實(shí)施方式

本發(fā)明提出一種能提高電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器線(xiàn)性度的電容重構(gòu)方法，將電容拆分成單位電容，并增加一些電容，增加的電容個(gè)數(shù)越多，對(duì)SFDR以及SNDR的提升效果越明顯，但是也會(huì)消耗更多的功耗和面積，折中考慮，僅增加64個(gè)單位電容，之后對(duì)所有單位電容進(jìn)行排序、選擇和重構(gòu)，從而達(dá)到提高線(xiàn)性度的目的。下面以14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器為例進(jìn)行詳述。本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的系統(tǒng)結(jié)構(gòu)如圖3所示，它由高6位電容DAC和低8位電阻DAC以及比較器共同組成，與傳統(tǒng)不同之處在于，傳統(tǒng)高6位電容DAC包含64個(gè)單位電容，而本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器中，高6位電容DAC包含128個(gè)單位電容。上電之后首先對(duì)所有單位電容進(jìn)行測(cè)量并排序，測(cè)量方法如圖4所示，正電容陣列第一個(gè)單位電容接VREFP，其余所有電容接VREFN，負(fù)電容陣列第一個(gè)單位電容接VREFN，其余所有電容接VREFP，之后進(jìn)行正常的逐次逼近轉(zhuǎn)換過(guò)程，得到與第一組單位電容值大小對(duì)應(yīng)的數(shù)字碼；第二組單位電容的測(cè)量方法與第一個(gè)電容相同，即正電容陣列第二個(gè)單位電容接VREFP，其余所有電容接VREFN，負(fù)電容陣列第二個(gè)單位電容接VREFN，其余所有電容接VREFP；之后進(jìn)行正常的逐次逼近轉(zhuǎn)換過(guò)程，得到與第二組單位電容值大小對(duì)應(yīng)的數(shù)字碼，以此類(lèi)推，直至得到所有電容組的數(shù)字碼，最后根據(jù)這些數(shù)字碼對(duì)電容進(jìn)行排序、選擇并重構(gòu)，若對(duì)這128組電容進(jìn)行從大到小排序，其中C₁為最大電容，C₁₂₈為最小電容，去掉頭尾各32個(gè)電容，保留中間64個(gè)電容，即保留C₃₃～C₉₆；之后對(duì)電容C₃₃～C₉₆進(jìn)行重構(gòu)，交叉組合，奇數(shù)位置的電容順序不變，從左到右依次為C₃₃、C₉₆、C₃₅、C₉₄、C₃₇、C₉₂、C₃₉、C₉₀、C₄₁、C₈₈、C₄₃、C₈₆、C₄₅、C₈₄、C₄₇、C₈₂、C₄₉、C₈₀、C₅₁、C₇₈、C_\53、C₇₆、C₅₅、C₇₄、C₅₇、C₇₂、C₅₉、C₇₀、C₆₁、C₆₈、C₆₃、C₆₆、C₆₅、C₆₄、C₆₇、C₆₂、C₆₉、C₆₀、C₇₁、C₅₈、C₇₃、C₅₆、C₇₅、C₅₄、C₇₇、C₅₂、C₇₉、C₅₀、C₈₁、C₄₈、C₈₃、C₄₆、C₈₅、C₄₄、C₈₇、C₄₂、C₈₉、C₄₀、C₉₁、C₃₈、C₉₃、C₃₆、C₉₅、C₃₄；該64個(gè)電容作為最終的高6位電容DAC。

本發(fā)明的特點(diǎn)是在模擬域只需對(duì)電容值的大小進(jìn)行簡(jiǎn)單的比較判斷，在數(shù)字域也只需簡(jiǎn)單的邏輯判斷,這對(duì)于電路實(shí)現(xiàn)是很有利的。本發(fā)明提出一種新型的簡(jiǎn)單易實(shí)現(xiàn)的電容排序重構(gòu)模式，與其他電容誤差校準(zhǔn)方法相比,該方法具有校準(zhǔn)電路簡(jiǎn)單、不影響電路工作速度以及對(duì)工作環(huán)境變化不敏感等優(yōu)點(diǎn)。

對(duì)傳統(tǒng)的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器進(jìn)行matlab仿真，無(wú)雜散動(dòng)態(tài)范圍SFDR仿真結(jié)果如圖5所示，信號(hào)與噪聲諧波比SNDR仿真結(jié)果如圖7所示，單位電容取值為100μf，單位電容失配誤差為0.003，蒙特卡洛仿真次數(shù)為500次，而本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器SFDR和SNDR仿真結(jié)果分別如圖6和圖8所示。

.表1、表2分別總結(jié)了傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器與本發(fā)明提出的電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的SFDR和SNDR仿真的性能對(duì)比。表1表明：相比傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器，本發(fā)明將SFDR最小值提高了18.8dB，SFDR平均值提高了19.5dB，同時(shí)，表2表明：本發(fā)明將SNDR最小值提高了17dB，SNDR平均值提高了12.3dB。

本發(fā)明針對(duì)傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器提出了一種新的電容重構(gòu)技術(shù)，只需要將電容拆分成單位電容，并排序、選擇、重構(gòu)，就可實(shí)現(xiàn)線(xiàn)性度的優(yōu)化，控制邏輯簡(jiǎn)單，硬件開(kāi)銷(xiāo)小，相比傳統(tǒng)采用噪聲整形技術(shù)或者校正算法來(lái)提高線(xiàn)性度的方法，本發(fā)明具有校準(zhǔn)電路簡(jiǎn)單、不影響模數(shù)轉(zhuǎn)換速度、對(duì)工作環(huán)境變化不敏感等特點(diǎn)。

表1：傳統(tǒng)14位SAR ADC與本發(fā)明提出的14位SAR ADC的SFDR對(duì)比

表2：傳統(tǒng)14位SAR ADC與本發(fā)明提出的14位SAR ADC的SNDR對(duì)比