本發(fā)明屬于模數(shù)轉(zhuǎn)換技術(shù)領(lǐng)域，具體涉及一種低功耗逐次逼近型模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

模數(shù)轉(zhuǎn)換器即a/d轉(zhuǎn)換器，或簡稱adc，通常是指一個(gè)將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的電子元件。數(shù)字電子設(shè)備的應(yīng)用日益廣泛，幾乎在所有國民經(jīng)濟(jì)的所有領(lǐng)域之中都可以看到其身影。但是數(shù)字電子設(shè)備只能夠處理數(shù)字信號(hào)，處理的結(jié)果還是數(shù)字量，而在很多場合，要處理的信息往往是連續(xù)變化的量，溫度、壓力、速度等，這些非電子信號(hào)的模擬量先要經(jīng)過傳感器變成電壓或者電流信號(hào)，然后再轉(zhuǎn)換成數(shù)字量，才能夠送往計(jì)算機(jī)進(jìn)行處理。adc轉(zhuǎn)換一般要經(jīng)過采樣、保持、量化及編碼4個(gè)過程。在實(shí)際電路中，有些過程是合并進(jìn)行的，如采樣和保持，量化和編碼在轉(zhuǎn)換過程中是同時(shí)實(shí)現(xiàn)的。

模數(shù)轉(zhuǎn)換器重要的性能參數(shù)包括轉(zhuǎn)換精度、轉(zhuǎn)換速度、功耗、面積等等。轉(zhuǎn)換的精度通常用輸出的數(shù)字信號(hào)的位數(shù)的多少表示。轉(zhuǎn)換器能夠準(zhǔn)確輸出的數(shù)字信號(hào)的位數(shù)越多，表示轉(zhuǎn)換器能夠分辨輸入信號(hào)的能力越強(qiáng)，轉(zhuǎn)換器的性能也就越好。轉(zhuǎn)換器的轉(zhuǎn)換速度越快意味能夠更快的將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。隨著數(shù)字電子計(jì)算機(jī)的不斷進(jìn)步，運(yùn)算速度越來越快，因此在某些場合對(duì)模擬信號(hào)的編碼速度要求越來越高，在這些應(yīng)用場合，高速的模數(shù)轉(zhuǎn)換器是十分重要的。轉(zhuǎn)換器的功耗和面積也是影響模數(shù)轉(zhuǎn)換器的重要因素。例如，用于植入式醫(yī)療設(shè)備的模數(shù)轉(zhuǎn)換器通常要求模數(shù)轉(zhuǎn)換器有較小的面積以及極低的功耗，這樣植入式醫(yī)療設(shè)備才更易于植入人體，同時(shí)能有較長的工作壽命，避免體積過大帶來的不適以及頻繁更換器件給患者帶來的痛苦。然而，模數(shù)轉(zhuǎn)換器的這些性能因素之間存在互相制約的關(guān)系，通常需要根據(jù)實(shí)際情況來進(jìn)行權(quán)衡。

因此，模數(shù)轉(zhuǎn)換器經(jīng)過30多年的發(fā)展，經(jīng)歷了多次的技術(shù)革新，發(fā)展出不同種類的模數(shù)轉(zhuǎn)換器，包括并行、逐次逼近型、積分型adc、流水線型和∑-δ型adc等，它們各有其優(yōu)缺點(diǎn)，能滿足不同的應(yīng)用場合的使用。其中，逐次逼近型模數(shù)轉(zhuǎn)換器主要應(yīng)用于中速或較低速、中等精度的數(shù)據(jù)采集和智能儀器中，其主要包括比較器、數(shù)模轉(zhuǎn)換器、時(shí)序控制邏輯和寄存器電路；其工作原理為：首先，模擬輸入信號(hào)經(jīng)過采樣/保持電路之后，送入電壓比較器，與數(shù)模轉(zhuǎn)換器dac輸出的基準(zhǔn)電壓進(jìn)行比較，產(chǎn)生相應(yīng)的數(shù)字高/低電平被時(shí)序控制邏輯電路控制的逐次逼近寄存器讀??；數(shù)字控制邏輯和逐次逼近寄存器的作用是逐次判斷數(shù)字輸出碼的每一位。

由于逐次逼近型模數(shù)轉(zhuǎn)換器的工作原理及應(yīng)用特點(diǎn)，人們常常會(huì)采取不同的方法來降低它的功耗，從而使它具有更高的綜合性能。降低逐次逼近型模數(shù)轉(zhuǎn)換器功耗的方法有很多。例如，通過改進(jìn)電容陣列的結(jié)構(gòu)，采取更加優(yōu)化的電容開關(guān)切換策略等可以有效降低電容陣列模塊的功耗。在滿足各項(xiàng)性能要求的情況下盡可能地選擇低功耗的比較器，也可以降低轉(zhuǎn)換器的整體功耗。針對(duì)數(shù)字邏輯控制模塊，在實(shí)現(xiàn)控制功能的前提下，通過降低模塊中開關(guān)切換的頻率也能降低轉(zhuǎn)換器的功耗。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述，本發(fā)明提供了一種低功耗逐次逼近型模數(shù)轉(zhuǎn)換器，能夠使得每次根據(jù)比較器的輸出結(jié)果進(jìn)行開關(guān)切換時(shí)開關(guān)陣列中只有一個(gè)開關(guān)進(jìn)行切換，其他開關(guān)被鎖定，保持不動(dòng)，從而避免了由于開關(guān)誤觸發(fā)而產(chǎn)生的不必要的功耗，降低了數(shù)模轉(zhuǎn)換器的功耗。

一種低功耗逐次逼近型模數(shù)轉(zhuǎn)換器，包括：采樣保持模塊、比較模塊、數(shù)字邏輯控制單元以及兩個(gè)電容陣列模塊；其中：

所述的采樣保持模塊用于對(duì)差分形式的模擬信號(hào)進(jìn)行采樣保持，得到兩路差分采樣信號(hào)；

所述的電容陣列模塊根據(jù)對(duì)應(yīng)的一路差分采樣信號(hào)以及數(shù)字邏輯控制單元提供的n-1組開關(guān)控制信號(hào)，逐次生成n組上極板電壓；所述開關(guān)控制信號(hào)由n-1位開關(guān)電平組成，其用于通過對(duì)開關(guān)的通斷控制以決定電容陣列模塊中除最高位開關(guān)電容外的其他n-1個(gè)開關(guān)電容的下極板電壓，n為大于1的自然數(shù)；

所述的比較模塊用于比較兩個(gè)電容陣列模塊的上極板電壓，并逐次生成n個(gè)比較信號(hào)；

所述的數(shù)字邏輯控制單元用于根據(jù)所述的比較信號(hào)逐次生成n-1組開關(guān)控制信號(hào)，用以對(duì)電容陣列模塊進(jìn)行控制。

所述的數(shù)字邏輯控制單元包括：

時(shí)鐘信號(hào)鎖定模塊，用于根據(jù)外部給定的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生n-1路內(nèi)部時(shí)鐘信號(hào)，各路內(nèi)部時(shí)鐘信號(hào)中的低電平脈沖依次延時(shí)一個(gè)基準(zhǔn)時(shí)鐘周期；

電容陣列控制信號(hào)產(chǎn)生模塊，用于根據(jù)所述比較信號(hào)以及n-1路內(nèi)部時(shí)鐘信號(hào)逐次生成n-1組開關(guān)控制信號(hào)，用以對(duì)電容陣列模塊進(jìn)行控制。

所述時(shí)鐘信號(hào)鎖定模塊包括兩個(gè)反相器inv1～inv2、一個(gè)與門和n個(gè)時(shí)鐘信號(hào)鎖定子模塊；其中，各時(shí)鐘信號(hào)鎖定子模塊通過上級(jí)信號(hào)輸入端和下級(jí)信號(hào)輸出端依次串聯(lián)，前n-1個(gè)時(shí)鐘信號(hào)鎖定子模塊的內(nèi)部時(shí)鐘輸出端對(duì)應(yīng)產(chǎn)生n-1路內(nèi)部時(shí)鐘信號(hào)，第n個(gè)時(shí)鐘信號(hào)鎖定子模塊的下級(jí)信號(hào)輸出端與反相器inv1的輸入端相連，反相器inv1的輸出端和與門的第一輸入端相連，與門的第二輸入端接外部給定的重置信號(hào)，與門的輸出端與各時(shí)鐘信號(hào)鎖定子模塊的復(fù)位端相連，反相器inv2的輸入端接基準(zhǔn)時(shí)鐘信號(hào)，反相器inv2的輸出端與各時(shí)鐘信號(hào)鎖定子模塊的外部時(shí)鐘輸入端相連。

所述電容陣列控制信號(hào)產(chǎn)生模塊由n-1個(gè)d觸發(fā)器組成，所述d觸發(fā)器的輸入端接所述的比較信號(hào)，時(shí)鐘端接對(duì)應(yīng)的一路內(nèi)部時(shí)鐘信號(hào)，復(fù)位端接外部給定的重置信號(hào)，輸出端產(chǎn)生對(duì)應(yīng)的一位開關(guān)電平；各d觸發(fā)器輸出的開關(guān)電平組成所述的開關(guān)控制信號(hào)。

所述時(shí)鐘信號(hào)鎖定模塊中的第一個(gè)時(shí)鐘信號(hào)鎖定子模塊由一個(gè)兩輸入的或門和一個(gè)d觸發(fā)器組成；其中，或門的第一輸入端作為該時(shí)鐘信號(hào)鎖定子模塊的外部時(shí)鐘輸入端，或門的第二輸入端與d觸發(fā)器的輸出端相連并作為該時(shí)鐘信號(hào)鎖定子模塊的下級(jí)信號(hào)輸出端，或門的輸出端與d觸發(fā)器的時(shí)鐘端相連并作為該時(shí)鐘信號(hào)鎖定子模塊的內(nèi)部時(shí)鐘輸出端，d觸發(fā)器的輸入端接電源電壓，d觸發(fā)器的復(fù)位端作為該時(shí)鐘信號(hào)鎖定子模塊的復(fù)位端。

所述時(shí)鐘信號(hào)鎖定模塊中除第一個(gè)時(shí)鐘信號(hào)鎖定子模塊外的其他n-1個(gè)時(shí)鐘信號(hào)鎖定子模塊均由一個(gè)反相器、一個(gè)三輸入的或門和一個(gè)d觸發(fā)器組成；其中，反相器的輸入端作為時(shí)鐘信號(hào)鎖定子模塊的上級(jí)信號(hào)輸入端，反相器的輸出端與或門的第一輸入端相連，或門的第二輸入端作為時(shí)鐘信號(hào)鎖定子模塊的外部時(shí)鐘輸入端，或門的第三輸入端與d觸發(fā)器的輸出端相連并作為時(shí)鐘信號(hào)鎖定子模塊的下級(jí)信號(hào)輸出端，或門的輸出端與d觸發(fā)器的時(shí)鐘端相連并作為時(shí)鐘信號(hào)鎖定子模塊的內(nèi)部時(shí)鐘輸出端，d觸發(fā)器的輸入端接電源電壓，d觸發(fā)器的復(fù)位端作為時(shí)鐘信號(hào)鎖定子模塊的復(fù)位端。

本發(fā)明通過對(duì)傳統(tǒng)逐次逼近型模數(shù)轉(zhuǎn)換器中的數(shù)字邏輯控制單元進(jìn)行改進(jìn)，使得每次根據(jù)比較器的輸出結(jié)果進(jìn)行開關(guān)切換時(shí)開關(guān)陣列中只有一個(gè)開關(guān)進(jìn)行切換，其他開關(guān)被鎖定，保持不動(dòng)，從而避免了由于開關(guān)誤觸發(fā)而產(chǎn)生的不必要的功耗，降低了數(shù)模轉(zhuǎn)換器的功耗。

本發(fā)明數(shù)字邏輯控制單元中的時(shí)鐘信號(hào)鎖定模塊與傳統(tǒng)數(shù)字邏輯控制單元中的內(nèi)部時(shí)鐘產(chǎn)生模塊相比，在產(chǎn)生內(nèi)部時(shí)鐘信號(hào)的基礎(chǔ)上增加了鎖定功能，使得電容陣列控制信號(hào)產(chǎn)生模塊中始終只有一個(gè)d觸發(fā)器在工作，從而降低了電路功耗。

附圖說明

圖1為本發(fā)明模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖。

圖2為傳統(tǒng)數(shù)字邏輯控制單元的電路結(jié)構(gòu)示意圖。

圖3為本發(fā)明數(shù)字邏輯控制單元的電路結(jié)構(gòu)示意圖。

圖4為本發(fā)明時(shí)鐘信號(hào)鎖定子模塊與電容陣列控制信號(hào)產(chǎn)生子模塊連接結(jié)構(gòu)示意圖。

圖5為時(shí)鐘信號(hào)鎖定子模塊之間的連接結(jié)構(gòu)示意圖。

圖6為本發(fā)明時(shí)鐘信號(hào)鎖定模塊的信號(hào)時(shí)序示意圖。

具體實(shí)施方式

為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實(shí)施方式對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。

如圖1所示，本發(fā)明低功耗逐次逼近型模數(shù)轉(zhuǎn)換器，包括：采樣保持模塊、比較模塊、數(shù)字邏輯控制單元以及兩個(gè)電容陣列模塊；其中：采樣保持模塊用于對(duì)差分形式的模擬信號(hào)進(jìn)行采樣保持，得到兩路差分采樣信號(hào)；電容陣列模塊根據(jù)對(duì)應(yīng)的一路差分采樣信號(hào)以及數(shù)字邏輯控制單元提供的n-1組開關(guān)控制信號(hào)(開關(guān)控制信號(hào)由n-1位開關(guān)電平組成，其用于通過對(duì)開關(guān)的通斷控制以決定電容陣列模塊中除最高位開關(guān)電容外的其他n-1個(gè)開關(guān)電容的下極板電壓)，逐次生成n組上極板電壓；比較模塊用于比較兩個(gè)電容陣列模塊的上極板電壓，并逐次生成n個(gè)比較信號(hào)；數(shù)字邏輯控制單元用于根據(jù)所述的比較信號(hào)逐次生成n-1組開關(guān)控制信號(hào)，用以對(duì)電容陣列模塊進(jìn)行控制。

傳統(tǒng)的數(shù)字邏輯控制單元整體電路如圖2所示，它是由內(nèi)部時(shí)鐘產(chǎn)生模塊和電容陣列控制信號(hào)產(chǎn)生模塊組成。其中，內(nèi)部時(shí)鐘信號(hào)產(chǎn)生模塊由d觸發(fā)器序列和少量的數(shù)字邏輯電路組成。內(nèi)部時(shí)鐘信號(hào)產(chǎn)生模塊根據(jù)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生內(nèi)部時(shí)鐘信號(hào)，從而控制電容陣列控制信號(hào)產(chǎn)生模塊。電容陣列控制信號(hào)產(chǎn)生模塊主要由dff(d-flip-flop，d觸發(fā)器)序列組成，它根據(jù)比較模塊輸出的比較信號(hào)和內(nèi)部時(shí)鐘產(chǎn)生模塊提供的內(nèi)部時(shí)鐘信號(hào)輸出相應(yīng)的電容陣列控制信號(hào)。

而本發(fā)明的數(shù)字邏輯控制單元整體電路如圖3所示，它是由時(shí)鐘信號(hào)鎖定模塊和電容陣列控制信號(hào)產(chǎn)生模塊組成。其中，電容陣列控制信號(hào)產(chǎn)生模塊采用了傳統(tǒng)的數(shù)字邏輯控制模塊中電容陣列控制信號(hào)產(chǎn)生模塊的結(jié)構(gòu)。時(shí)鐘信號(hào)鎖定模塊與傳統(tǒng)的數(shù)字邏輯控制模塊中的內(nèi)部時(shí)鐘產(chǎn)生模塊相比，在產(chǎn)生內(nèi)部時(shí)鐘信號(hào)的基礎(chǔ)上增加了鎖定功能，使得電容陣列控制信號(hào)產(chǎn)生模塊中始終只有一個(gè)dff在工作，從而降低了電路功耗。

時(shí)鐘信號(hào)鎖定模塊中的n-1個(gè)時(shí)鐘信號(hào)鎖定子模塊與電容陣列控制信號(hào)產(chǎn)生模塊中n-1個(gè)電容陣列控制信號(hào)產(chǎn)生子模塊一一對(duì)應(yīng)，如圖4所示。

以任意兩個(gè)相連的時(shí)鐘信號(hào)鎖定子模塊來說明時(shí)鐘信號(hào)鎖定模塊的工作原理。為方便起見，我們把它們分別稱為第一時(shí)鐘信號(hào)鎖定子模塊和第二時(shí)鐘信號(hào)鎖定子模塊，如圖5所示。

第一時(shí)鐘信號(hào)鎖定子模塊的輸入信號(hào)，即時(shí)鐘鎖定模塊中間信號(hào)1是由上一級(jí)的時(shí)鐘信號(hào)鎖定子模塊產(chǎn)生的。第一時(shí)鐘信號(hào)鎖定子模塊的輸出信號(hào)，即時(shí)鐘鎖定模塊中間信號(hào)2將作為第二時(shí)鐘信號(hào)鎖定子模塊的輸入信號(hào)。

在起始時(shí)刻t0，第一時(shí)鐘信號(hào)鎖定子模塊的輸入信號(hào)，即時(shí)鐘鎖定模塊中間信號(hào)1為低電平，經(jīng)過反相器1后為高電平，所以三輸入或門1的輸出，即內(nèi)部時(shí)鐘信號(hào)1為高電平。dff1由于還未受到上升沿觸發(fā)，所以它的輸出為低電平，即時(shí)鐘鎖定模塊中間信號(hào)2為低電平。

在下一時(shí)刻t1，時(shí)鐘鎖定模塊中間信號(hào)1跳變?yōu)楦唠娖?，?jīng)過反相器1后為低電平，時(shí)鐘鎖定模塊中間信號(hào)2仍然為低電平，內(nèi)部時(shí)鐘信號(hào)1仍為高電平。

在時(shí)鐘鎖定模塊中間信號(hào)1跳變?yōu)楦唠娖胶笸獠繒r(shí)鐘信號(hào)的第一個(gè)下降沿到來時(shí)，即時(shí)刻t2，三輸入或門1的輸出跳變?yōu)榈碗娖?，即?nèi)部時(shí)鐘信號(hào)1跳變?yōu)榈碗娖?。dff1是受上升沿觸發(fā)，因此它仍未受到觸發(fā)，其輸出信號(hào)，即時(shí)鐘鎖定模塊中間信號(hào)2仍為低電平。

在t2時(shí)刻之后外部時(shí)鐘信號(hào)的第一個(gè)上升沿到來時(shí)，即時(shí)刻t3，三輸入或門1的輸出又跳變回高電平，即內(nèi)部時(shí)鐘信號(hào)1跳變回高電平。此時(shí)，dff1受到信號(hào)上升沿的觸發(fā)，其輸出由低電平跳變?yōu)楦唠娖健?/p>

時(shí)鐘鎖定模塊中間信號(hào)1、外部時(shí)鐘信號(hào)、時(shí)間鎖定模塊中間信號(hào)2和內(nèi)部時(shí)鐘信號(hào)1的時(shí)序如圖6所示。

根據(jù)圖6可以看出，內(nèi)部時(shí)鐘信號(hào)1僅會(huì)在時(shí)鐘鎖定模塊中間信號(hào)1變?yōu)楦唠娖街蟮牡谝粋€(gè)外部時(shí)鐘信號(hào)下降沿跳變?yōu)榈碗娖?，并在此外部時(shí)鐘信號(hào)周期的上升沿重新跳變?yōu)楦唠娖?，隨后保持不變直至下一個(gè)轉(zhuǎn)換周期。

電路中所使用的dff為主從觸發(fā)器，它由主觸發(fā)器和從觸發(fā)器組成，在dff的時(shí)鐘信號(hào)為高電平時(shí)，其內(nèi)部的主觸發(fā)器停止工作。由于內(nèi)部時(shí)鐘信號(hào)1僅在一個(gè)時(shí)鐘周期內(nèi)發(fā)生兩次跳變，而在轉(zhuǎn)換周期的其他時(shí)間內(nèi)都保持為高電平，所以dff中的主觸發(fā)器在內(nèi)部時(shí)鐘信號(hào)為高電平的時(shí)間段內(nèi)都被鎖定為不工作的狀態(tài)。而傳統(tǒng)時(shí)鐘信號(hào)在跳變?yōu)榈碗娖街蟛粫?huì)跳變回高電平，而是保持低電平直至轉(zhuǎn)換周期結(jié)束，因此dff的主觸發(fā)器始終保持工作的狀態(tài)。采用時(shí)鐘信號(hào)鎖定系統(tǒng)能夠有效地降低dff的功耗，進(jìn)而降低數(shù)字邏輯控制系統(tǒng)的功耗。

上述對(duì)實(shí)施例的描述是為便于本技術(shù)領(lǐng)域的普通技術(shù)人員能理解和應(yīng)用本發(fā)明。熟悉本領(lǐng)域技術(shù)的人員顯然可以容易地對(duì)上述實(shí)施例做出各種修改，并把在此說明的一般原理應(yīng)用到其他實(shí)施例中而不必經(jīng)過創(chuàng)造性的勞動(dòng)。因此，本發(fā)明不限于上述實(shí)施例，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的揭示，對(duì)于本發(fā)明做出的改進(jìn)和修改都應(yīng)該在本發(fā)明的保護(hù)范圍之內(nèi)。