發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及mos柵極驅(qū)動(dòng)電路，具體涉及一種電平位移電路。

背景技術(shù)：

在一些中速數(shù)?；旌闲盘?hào)電路和數(shù)字電路中，不同的模塊要在不同的速度下工作，這些電路都引入了“雙重驅(qū)動(dòng)”來確保一部分非關(guān)鍵模塊能在低壓下工作，而另一部分模擬和高速數(shù)字模塊能夠在高壓下工作。為了實(shí)現(xiàn)“雙重驅(qū)動(dòng)”，電平位移電路需要用于將較低的邏輯電平轉(zhuǎn)換為較高的邏輯電平以使下一級(jí)模塊正常工作。傳統(tǒng)的電平位移電路(如圖1所示)存在無法轉(zhuǎn)換閾值以下電平、轉(zhuǎn)換功耗較大以及傳播延遲時(shí)間較大的問題。因此，電平位移電路功耗、傳播延時(shí)以及轉(zhuǎn)換更低電壓的能力也越來越引起關(guān)注。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的，就是為了解決現(xiàn)有的電平位移電路功耗大，傳播延時(shí)大的問題，提出了一種電平位移電路。

本發(fā)明的技術(shù)方案是：一種電平移位電路，包括核心電路模塊和輔助電路模塊；其特征在于，

所述核心電路模塊由第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第六pmos管mp6、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4構(gòu)成；其中，

第一pmos管mp1的源極接電源；第二pmos管mp2的源極接電源，其柵極與漏極互連；第三pmos管mp3的源極接電源，其柵極接第二pmos管mp2的漏極；

第一nmos管mn1的漏極接第一pmos管mp1的漏極，第一nmos管mn1的柵極接外部低壓輸出信號(hào)，第一nmos管mn1的源極接地；

第二nmos管mn2的漏極接第二pmos管mp2的漏極，其柵極接外部低壓輸出信號(hào)；

第三nmos管mn3的漏極接第二nmos管mn2的源極，第三nmos管mn3的柵極接第一pmos管mp1的漏極，第三nmos管mn3的源極接地；

第六pmos管mp6的源極接第三pmos管mp3的漏極，第四nmos管mn4的漏極接第六pmos管mp6的漏極，第四nmos管mn4的源極接地；

所述的輔助電路模塊由第四pmos管mp4、第五pmos管mp5、第七pmos管mp7、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7構(gòu)成；其中，

第四pmos管mp4的源極接電源，其柵極接第五pmos管mp5的漏極；第五pmos管mp5的源極接電源，其柵極與漏極互連；

第七pmos管mp7的源極接第四pmos管mp4的漏極，第七pmos管mp7的柵極接外部低壓輸出信號(hào)；

第五nmos管mn5的漏極接第七pmos管mp7的漏極，第五nmos管mn5的柵極接外部低壓輸出信號(hào)；

第六pmos管mp6的柵極和第四nmos管mn4的柵極接第七pmos管mp7的漏極；

第六nmos管mn6的漏極接第五pmos管mp5的漏極，第六nmos管mn6的柵極接外部低壓輸出信號(hào)的反信號(hào)；

第七nmos管mn7的漏極接第六nmos管mn6的源極，第七nmos管mn7的源極接地；

第一pmos管mp1柵極、第六pmos管mp6漏極、第四nmos管mn4漏極、第七nmos管mn7柵極的連接點(diǎn)為電平移位電路輸出端。。

本發(fā)明的有益效果為，相對(duì)于傳統(tǒng)電路，一方面可以使得功耗減小，另一方面可以加快轉(zhuǎn)換速度，降低轉(zhuǎn)換延時(shí)。

附圖說明

圖1為傳統(tǒng)電平位移電路示意圖；

圖2為本發(fā)明的電路框圖；

圖3為本發(fā)明的電平位移電路的結(jié)構(gòu)示意圖；

圖4為本發(fā)明與傳統(tǒng)電平位移電路的輸出波形對(duì)比實(shí)意圖。

具體實(shí)施方式

下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：

圖2為本發(fā)明的電路框圖。如圖所示，本方案的電平位移中添加了輔助電路模塊，目的在于進(jìn)一步減小轉(zhuǎn)換延遲時(shí)間以及功耗。

本發(fā)明的工作原理是：

核心電路：核心電路的作用在于實(shí)現(xiàn)低—高和高—低工作電壓的轉(zhuǎn)換。

如圖3所示，當(dāng)輸入信號(hào)in由低變高時(shí)，由于輸出端信號(hào)out不能及時(shí)響應(yīng)輸入端信號(hào)而仍然為低電平，此時(shí)第一pmos管mp1仍開啟，因?yàn)榈谝籶mos管的過驅(qū)動(dòng)電壓大于第一nmos管mn1的過驅(qū)動(dòng)電壓，所以第三nmos管mn3依然開啟。第二nmos管mn2的開啟。因此，轉(zhuǎn)換電流ip2會(huì)流過第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3，這個(gè)電流會(huì)被鏡像到第三pmos管mp3產(chǎn)生電流ip3，由于第六pmos管mp6開啟，電流ip3試圖將輸出端out電位抬升到vddh。當(dāng)輸出端被抬升到高電平時(shí)，第一pmos管mp1關(guān)斷，第三nmos管mn3關(guān)斷，這意味著不會(huì)再有電流流過第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3，因此也不會(huì)有電流流過第三pmos管mp3。

當(dāng)輸入信號(hào)in由高變低時(shí)，由于輸出端信號(hào)out不能及時(shí)響應(yīng)輸入端信號(hào)而仍然為高電平，在不添加輔助模塊時(shí)，結(jié)點(diǎn)qc接外部低壓輸出信號(hào)的反相信號(hào)，此時(shí)第六pmos管mp6關(guān)斷，第四nmos管mn4開啟，輸出端電位被下拉。由于第二nmos管mn2關(guān)斷，此時(shí)不會(huì)存在電流流過第二pmos管mp2、第二nmos管mn2以及第三nmos管mn3。由于結(jié)點(diǎn)qa的電位被抬升到：

vqa＝vddh-|vth|

其中vth為第二pmos管mp2的閾值電壓，而流過第三pmos管mp3的電流為：

這意味著流過第三pmos管mp3的電流不完全為0，本設(shè)計(jì)添加了第六pmos管mp6，當(dāng)?shù)谒膎mos管mn4正在將輸出端電位下拉時(shí)，第六pmos管mp6因柵極為vddl高電平而斷開，解決了可能會(huì)產(chǎn)生電流ip3的問題。電平轉(zhuǎn)換過程中電流ip3的示意圖如圖4(b)所示。

輔助模塊：輔助電路的作用是在高—低電平轉(zhuǎn)換時(shí)進(jìn)一步降低轉(zhuǎn)換延遲時(shí)間和轉(zhuǎn)換功耗，并且當(dāng)輸入信號(hào)低于閾值電壓時(shí)也能正確進(jìn)行電平轉(zhuǎn)換。

如圖3所示，輔助電路的輸出端與核心電路第四nmos管mn4的柵極連接。當(dāng)輸入信號(hào)in由高到低轉(zhuǎn)換時(shí)，由于輸出端信號(hào)out不能及時(shí)響應(yīng)輸入端信號(hào)而仍然為高電平。因此第七nmos管mn7開啟，第六nmos管mn6開啟，第五pmos管mp5開啟，第五nmos管mn5關(guān)斷，第七pmos管mp7開啟。流過第五pmos管mp5、第六nmos管mn6以及第七nmos管mn7的電流ip5鏡像為流過第四pmos管mp4的電流ip4，結(jié)點(diǎn)qc電位被上拉。使得第六pmos管mp6關(guān)斷，第四nmos管mn4開啟，從而將輸出端電位下拉。與不添加輔助電路的電平位移模塊比較，此時(shí)第四nmos管mn4的過驅(qū)動(dòng)電壓為vddh-vth高于vddl-vth，增強(qiáng)了第四nmos管mn4的下拉能力，從而減小了高—低轉(zhuǎn)換的延遲時(shí)間。當(dāng)輸出端out降低為低時(shí)，第七nmos管mn7關(guān)斷，將不會(huì)產(chǎn)生流過第五pmos管mp5、第六nmos管mn6以及第七nmos管mn7的電流ip5。

當(dāng)輸入信號(hào)in由低到高轉(zhuǎn)換時(shí)，由于輸出端信號(hào)out不能及時(shí)響應(yīng)輸入端信號(hào)而仍然為低電平第六nmos管mn6斷開，第七pmos管mp7斷開，第七pmos管mp7斷開，第五nmos管mn5開啟，使得結(jié)點(diǎn)qc電位下降，從而第六pmos管mp6開啟以上拉輸出端電位至vddh。如圖4(c)所示為輔助模塊在電平轉(zhuǎn)換過程中產(chǎn)生電流的示意圖。

綜上可以看出，本發(fā)明所提出的電平位移電路的技術(shù)優(yōu)點(diǎn)：相對(duì)于一般的電平位移電路，當(dāng)輸入信號(hào)低于閾值電壓時(shí)也能正確進(jìn)行電平轉(zhuǎn)換，也可以進(jìn)一步降低轉(zhuǎn)換延遲時(shí)間和轉(zhuǎn)換功耗。