本發(fā)明涉及半導(dǎo)體電路以及使用了其的顯示驅(qū)動(dòng)器，并且，涉及具有進(jìn)行數(shù)字-模擬變換和阻抗變換的功能的半導(dǎo)體電路。

背景技術(shù)：

da變換器（digital-analogconverter）為接收輸入數(shù)字?jǐn)?shù)據(jù)而輸出具有與該輸入數(shù)字?jǐn)?shù)據(jù)對(duì)應(yīng)的信號(hào)電平的模擬輸出信號(hào)的電路，為在半導(dǎo)體電路中廣泛地使用的電路之一。最典型的da變換器被構(gòu)成為：對(duì)彼此不同的多個(gè)參照電壓進(jìn)行接收，通過(guò)選擇器從該多個(gè)參照電壓之中選擇與輸入數(shù)字?jǐn)?shù)據(jù)的值對(duì)應(yīng)的電壓，將所選擇的電壓輸出為模擬輸出電壓。向da變換器供給的該多個(gè)參照電壓例如使用電阻串來(lái)生成。

近年來(lái)，關(guān)于da變換器，存在尋求具有高的分辨率即能夠生成與多位的輸入數(shù)字?jǐn)?shù)據(jù)對(duì)應(yīng)的模擬輸出電壓的情況。關(guān)于例如液晶顯示裝置或oled（organiclightemittingdiode，有機(jī)發(fā)光二極管）顯示裝置那樣的、構(gòu)成為將與圖像數(shù)據(jù)對(duì)應(yīng)的驅(qū)動(dòng)電壓向顯示面板供給的面板顯示裝置，為了與顯示顏色數(shù)目的增大對(duì)應(yīng)而尋求在對(duì)顯示面板進(jìn)行驅(qū)動(dòng)的顯示驅(qū)動(dòng)器中集成化具有高的分辨率的da變換器。

另一方面，具有高的分辨率的da變換器存在電路規(guī)模大這樣的問(wèn)題。實(shí)現(xiàn)具有高的分辨率的da變換器的最典型的手法為使向da變換器供給的參照電壓的數(shù)目增大。但是，當(dāng)使參照電壓的數(shù)目增大時(shí)，生成參照電壓并將參照電壓向da變換器供給的電路部分的電路規(guī)模增大，此外，從許多參照電壓選擇模擬輸出電壓的選擇器的電路規(guī)模也增大。da變換器的電路規(guī)模的增大由于導(dǎo)致成本的增大而不是優(yōu)選的。這樣的問(wèn)題在將許多da變換器集成化后的集成電路例如對(duì)顯示面板進(jìn)行驅(qū)動(dòng)的顯示驅(qū)動(dòng)器中是特別重大的。

再有，用于對(duì)顯示面板進(jìn)行驅(qū)動(dòng)的顯示驅(qū)動(dòng)器的差動(dòng)放大電路的結(jié)構(gòu)被特開2015-211266號(hào)公報(bào)公開。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2015-211266號(hào)公報(bào)。

發(fā)明要解決的課題

在上述那樣的背景之下，發(fā)明者討論了向連接于da變換器的輸出的差動(dòng)放大電路提供數(shù)字-模擬變換的功能。關(guān)于da變換器，由于通常輸出阻抗大，所以在半導(dǎo)體電路的實(shí)際的安裝中常常采用通過(guò)將da變換器的輸出連接于差動(dòng)放大電路來(lái)進(jìn)行阻抗變換的電路結(jié)構(gòu)。在這樣的電路結(jié)構(gòu)中，只要向差動(dòng)放大電路也提供進(jìn)行數(shù)字-模擬變換的功能，則能夠作為電路整體來(lái)實(shí)現(xiàn)高的分辨率。例如，只要將具有n位的數(shù)字-模擬變換的功能的差動(dòng)放大電路連接于與m位的輸入數(shù)字?jǐn)?shù)據(jù)對(duì)應(yīng)的da變換器，則作為整體能夠?qū)崿F(xiàn)針對(duì)（m+n）位的輸入數(shù)字?jǐn)?shù)據(jù)的數(shù)字-模擬變換。根據(jù)發(fā)明者的討論，這樣的電路結(jié)構(gòu)對(duì)于電路規(guī)模的增大的抑制是有利的。

然后，專心研究的結(jié)果是，發(fā)明者們發(fā)現(xiàn)了在將具有數(shù)字-模擬變換的功能的差動(dòng)放大電路連接于da變換器的輸出的結(jié)構(gòu)的半導(dǎo)體電路中同時(shí)實(shí)現(xiàn)高的分辨率和電路規(guī)模的減少的技術(shù)。

技術(shù)實(shí)現(xiàn)要素：

因此，本發(fā)明的目的在于提供一種在具有進(jìn)行數(shù)字-模擬變換和阻抗變換的功能的半導(dǎo)體電路中同時(shí)實(shí)現(xiàn)高的分辨率和電路規(guī)模的減少的技術(shù)。對(duì)于本領(lǐng)域技術(shù)人員從以下的公開理解本發(fā)明的其他的目的、新的特征吧。

用于解決課題的方案

在一個(gè)實(shí)施方式中，半導(dǎo)體電路具備：第一da變換器，對(duì)多個(gè)參照電壓進(jìn)行接收，從多個(gè)參照電壓之中根據(jù)（m+n）位的輸入數(shù)字?jǐn)?shù)據(jù)的高位m位來(lái)選擇第一參照電壓；第二da變換器，對(duì)多個(gè)參照電壓進(jìn)行接收，從多個(gè)參照電壓之中根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)的高位m位來(lái)選擇比第一參照電壓低的第二參照電壓；選擇部，對(duì)第一參照電壓和第二參照電壓進(jìn)行接收，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)的低位n位輸出每一個(gè)為第一參照電壓和第二參照電壓的任一個(gè)的第一至第n選擇輸入電壓，其中，n為2以上的整數(shù)；第一至第n差動(dòng)輸入級(jí)；第一漏極布線；第二漏極布線；輸出級(jí)，根據(jù)在第一漏極布線和第二漏極布線中流動(dòng)的電流將模擬輸出電壓向輸出端輸出；以及第一尾電流源。第一至第n差動(dòng)輸入級(jí)的每一個(gè)具備：第一misfet，具有第一導(dǎo)電型，源極被連接于第一節(jié)點(diǎn)，漏極被連接于第一漏極布線；以及第二misfet，具有第一導(dǎo)電型，源極被連接于第一節(jié)點(diǎn)，漏極被連接于第二漏極布線。向第一至第n差動(dòng)輸入級(jí)之中的第i差動(dòng)輸入級(jí)的第一misfet的柵極分別供給第i選擇輸入電壓，其中，i為1以上n以下的整數(shù)。第一至第n差動(dòng)輸入級(jí)各自的第二misfet的柵極被連接于輸出端。第一尾電流源被構(gòu)成為在第一至第n差動(dòng)輸入級(jí)的每一個(gè)的第一節(jié)點(diǎn)流動(dòng)第一尾電流。第一尾電流源根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)的低位n位來(lái)控制在第一至第n差動(dòng)輸入級(jí)的每一個(gè)生成的第一尾電流的大小。

上述的半導(dǎo)體電路例如能夠優(yōu)選地用于根據(jù)圖像數(shù)據(jù)來(lái)驅(qū)動(dòng)顯示面板的源極線的顯示驅(qū)動(dòng)器。在一個(gè)實(shí)施方式中，上述的半導(dǎo)體電路能夠用作顯示驅(qū)動(dòng)器的、生成向源極線供給的源極電壓的源極驅(qū)動(dòng)器電路。在另一實(shí)施方式中，能夠用作將參照電壓向源極驅(qū)動(dòng)器電路供給的參照電壓生成電路的前置放大器。

發(fā)明效果

根據(jù)本發(fā)明，在具有進(jìn)行數(shù)字-模擬變換和阻抗變換的功能的半導(dǎo)體電路中，能夠同時(shí)實(shí)現(xiàn)高的分辨率和電路規(guī)模的減少。

附圖說(shuō)明

圖1是示出一個(gè)實(shí)施方式的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。

圖2是示出一個(gè)實(shí)施方式中的差動(dòng)放大電路的結(jié)構(gòu)的電路圖。

圖3是示出尾電流源電路的結(jié)構(gòu)的一個(gè)例子的電路圖。

圖4是示出本實(shí)施方式的半導(dǎo)體電路的工作的一個(gè)例子的表。

圖5是示出一個(gè)變形例中的尾電流源電路的結(jié)構(gòu)的電路圖。

圖6是示出一個(gè)實(shí)施方式中的各差動(dòng)輸入級(jí)僅具有pmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路的結(jié)構(gòu)的電路圖。

圖7是示出一個(gè)實(shí)施方式中的各差動(dòng)輸入級(jí)僅具有nmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路的結(jié)構(gòu)的電路圖。

圖8a是示出差動(dòng)放大電路具有4個(gè)差動(dòng)輸入級(jí)的變形例中的半導(dǎo)體電路的結(jié)構(gòu)的電路圖。

圖8b是示出具有4個(gè)差動(dòng)輸入級(jí)的差動(dòng)放大電路的結(jié)構(gòu)的一個(gè)例子的電路圖。

圖9是示出差動(dòng)放大電路包含4個(gè)差動(dòng)輸入級(jí)的情況下的尾電流源電路的結(jié)構(gòu)的一個(gè)例子的電路圖。

圖10是示出差動(dòng)放大電路具備4個(gè)差動(dòng)輸入級(jí)而其中的2個(gè)僅具有pmos差動(dòng)對(duì)并且剩下的2個(gè)僅具有nmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路的結(jié)構(gòu)的例子的電路圖。

圖11是概略性地示出一個(gè)實(shí)施方式中的面板顯示裝置的結(jié)構(gòu)的框圖。

圖12是概略性地示出顯示驅(qū)動(dòng)器的結(jié)構(gòu)的框圖。

圖13是示出顯示驅(qū)動(dòng)器的驅(qū)動(dòng)部的結(jié)構(gòu)的一個(gè)例子的電路圖。

圖14是示出一個(gè)實(shí)施方式中的伽馬（gamma）電路（參照電壓生成電路）的錦標(biāo)賽電路（tournamentcircuit）的結(jié)構(gòu)的電路圖。

具體實(shí)施方式

以下，一邊參照附圖一邊說(shuō)明本發(fā)明的實(shí)施方式。再有，在以下，存在同一或類似的結(jié)構(gòu)要素通過(guò)同一或?qū)?yīng)的參照附圖標(biāo)記進(jìn)行參照的情況，此外，請(qǐng)注意：在將多個(gè)同一結(jié)構(gòu)要素彼此區(qū)別的情況下，存在對(duì)參照附圖標(biāo)記附加下標(biāo)的情況。

圖1是示出本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體電路10的結(jié)構(gòu)的電路圖。半導(dǎo)體電路10具有進(jìn)行數(shù)字-模擬變換和阻抗變換的功能，更具體的是被構(gòu)成為：對(duì)輸入數(shù)字?jǐn)?shù)據(jù)din進(jìn)行接收，生成具有與輸入數(shù)字?jǐn)?shù)據(jù)din的值對(duì)應(yīng)的電壓電平的模擬輸出電壓vout。在此，在本實(shí)施方式中，輸入數(shù)字?jǐn)?shù)據(jù)din為（m+n）位數(shù)據(jù)（m、n都為自然數(shù)），半導(dǎo)體電路10被構(gòu)成為輸出具有2^（m+n）階段的電壓電平的任一個(gè)電壓電平的模擬輸出電壓vout。即，本實(shí)施方式的半導(dǎo)體電路10具有（m+n）位的分辨率。

在本實(shí)施方式中，半導(dǎo)體電路10具備：da變換器1、2、選擇器3、4、以及差動(dòng)放大電路5。

da變換器1、2分別被構(gòu)成為：根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的高位m位的值來(lái)選擇從參照電壓總線6供給的參照電壓vref1-vrefq之中的任一個(gè)，并輸出所選擇的參照電壓。在此，向da變換器1、2供給的參照電壓vref1~vrefq的數(shù)目q為2^m+1。在以下，將由da變換器1選擇并輸出的參照電壓記載為參照電壓vrefh，將由da變換器2選擇并輸出的參照電壓記載為參照電壓vrefl。在此，da變換器1、2被構(gòu)成為：每一個(gè)選擇的參照電壓vrefh、vrefl彼此不同，參照電壓vrefh比參照電壓vrefl高。

在一個(gè)實(shí)施方式中，生成參照電壓vref1~vrefq，以使?jié)M足下述的條件：

vref1<vref2<…<vref（q-1）<vrefq。

在該情況下，也可以將參照電壓vref1~vrefq之中電壓電平鄰接的2個(gè)參照電壓vrefk、vref（k+1）（k為1以上、q-1以下的整數(shù)）選擇為參照電壓vrefh、vrefl。如后述那樣，本實(shí)施方式的半導(dǎo)體電路10被構(gòu)成為：生成模擬輸出電壓vout，以使模擬輸出電壓vout為參照電壓vrefl以上且比參照電壓vrefh低。

選擇器3、4作為選擇部進(jìn)行工作，所述選擇部對(duì)參照電壓vrefh、vrefl進(jìn)行接收并且根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位的值來(lái)輸出應(yīng)該輸入到差動(dòng)放大電路5中的選擇輸入電壓vin1、vin2。在此，選擇輸入電壓vin1、vin2的每一個(gè)為從參照電壓vrefh、vrefl選擇的電壓。選擇器3根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位的值，將參照電壓vrefh、vrefl的任一個(gè)輸出為選擇輸入電壓vin1，選擇器4根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位的值，將參照電壓vrefh、vrefl的任一個(gè)輸出為選擇輸入電壓vin2。請(qǐng)注意也存在從選擇器3、4輸出的選擇輸入電壓vin1、vin2相同的情況。

差動(dòng)放大電路5被構(gòu)成為：從選擇器3、4接收選擇輸入電壓vin1、vin2，根據(jù)所接收的選擇輸入電壓vin1、vin2來(lái)生成模擬輸出電壓vout。如之后詳細(xì)地議論那樣，請(qǐng)注意根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位的值來(lái)調(diào)節(jié)從差動(dòng)放大電路5輸出的模擬輸出電壓vout的電壓電平。

圖2是示出一個(gè)實(shí)施方式中的差動(dòng)放大電路5的結(jié)構(gòu)的電路圖。差動(dòng)放大電路5具備：2個(gè)差動(dòng)輸入級(jí)111、112、尾電流源電路12、13、有源負(fù)載電路14、輸出級(jí)15、以及尾電流源控制電路16。差動(dòng)放大電路5通過(guò)分別連接于差動(dòng)輸入級(jí)111、112的輸入端171、172接收從選擇器3、4供給的選擇輸入電壓vin1、vin2，從輸出端18輸出模擬輸出電壓vout。

詳細(xì)地，差動(dòng)輸入級(jí)111具備：pmos晶體管mp11、mp21、以及nmos晶體管mn11、mn21。再有，如對(duì)于本領(lǐng)域技術(shù)人員眾所周知那樣，nmos晶體管為n溝道m(xù)isfet（metalinsulatorsemiconductorfieldeffecttransistor，金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管）的一種，pmos晶體管為p溝道m(xù)isfet的一種。

關(guān)于pmos晶體管mp11、mp21，源極被共同連接，構(gòu)成pmos差動(dòng)對(duì)。詳細(xì)地，pmos晶體管mp11、mp21的源極被共同連接于節(jié)點(diǎn)n11。pmos晶體管mp11的柵極被連接于從選擇器3輸入選擇輸入電壓vin1的輸入端171，pmos晶體管mp21的柵極被連接于輸出模擬輸出電壓vout的輸出端18。此外，pmos晶體管mp11的漏極被連接于漏極布線21，pmos晶體管mp21的漏極被連接于漏極布線22。

關(guān)于nmos晶體管mn11、mn21，源極被共同連接，構(gòu)成nmos差動(dòng)對(duì)。詳細(xì)地，nmos晶體管mn11、mn21的源極被共同連接于節(jié)點(diǎn)n21。nmos晶體管mn11的柵極被連接于輸入端171，nmos晶體管mn21的柵極被連接于輸出端18。此外，nmos晶體管mn11的漏極被連接于漏極布線23，nmos晶體管mn21的漏極被連接于漏極布線24。

差動(dòng)輸入級(jí)112具有與差動(dòng)輸入級(jí)111同樣的結(jié)構(gòu)，具備：pmos晶體管mp12、mp22、以及nmos晶體管mn12、mn22。

關(guān)于pmos晶體管mp12、mp22，源極被共同連接，構(gòu)成pmos差動(dòng)對(duì)。詳細(xì)地，pmos晶體管mp12、mp22的源極被共同連接于節(jié)點(diǎn)n12。pmos晶體管mp12的柵極被連接于從選擇器4輸入選擇輸入電壓vin2的輸入端172，pmos晶體管mp22的柵極被連接于輸出模擬輸出電壓vout的輸出端18。此外，pmos晶體管mp12的漏極被連接于漏極布線21，pmos晶體管mp22的漏極被連接于漏極布線22。

關(guān)于nmos晶體管mn12、mn22，源極被共同連接，構(gòu)成nmos差動(dòng)對(duì)。詳細(xì)地，nmos晶體管mn12、mn22的源極被共同連接于節(jié)點(diǎn)n22。nmos晶體管mn12的柵極被連接于輸入端172，nmos晶體管mn22的柵極被連接于輸出端18。此外，nmos晶體管mn12的漏極被連接于漏極布線23，nmos晶體管mn22的漏極被連接于漏極布線24。

尾電流源電路12分別將尾電流icp1、icp2供給到差動(dòng)輸入級(jí)111、112的節(jié)點(diǎn)n11、n12。在本實(shí)施方式中，尾電流源電路12具備：連接于高電位線19與節(jié)點(diǎn)n11之間的可變電流源261、以及連接于高電位線19與節(jié)點(diǎn)n12之間的可變電流源262。在此，在本實(shí)施方式中，向高電位線19供給模擬電源電壓vsp?？勺冸娏髟?61生成流過(guò)節(jié)點(diǎn)n11的尾電流icp1，可變電流源262生成流過(guò)節(jié)點(diǎn)n12的尾電流icp2。從尾電流源控制電路16向尾電流源電路12供給控制信號(hào)，根據(jù)該控制信號(hào)控制尾電流icp1、icp2各自的電流電平。

同樣地，尾電流源電路13從差動(dòng)輸入級(jí)111、112的節(jié)點(diǎn)n21、n22分別引出尾電流icn1、icn2。在本實(shí)施方式中，尾電流源電路13具備：連接于節(jié)點(diǎn)n21與低電位線20之間的尾電流源271、以及連接于節(jié)點(diǎn)n22與低電位線20之間的尾電流源272。在本實(shí)施方式中，低電位線20連接于電路接地。尾電流源271生成流過(guò)節(jié)點(diǎn)n21的尾電流icn1，尾電流源272生成流過(guò)節(jié)點(diǎn)n22的尾電流icn2。從尾電流源控制電路16向尾電流源電路13供給控制信號(hào)，根據(jù)該控制信號(hào)控制尾電流icn1、icn2各自的電流電平。

有源負(fù)載電路14作為連接于漏極布線21~24的有源負(fù)載進(jìn)行工作。在本實(shí)施方式中，有源負(fù)載電路14具備：pmos晶體管mp3、mp4、nmos晶體管mn3、mn4、以及恒流源28、29。

pmos晶體管mp3、mp4構(gòu)成連接于漏極布線23、24的電流反射鏡（currentmirror）。關(guān)于pmos晶體管mp3、mp4，源極被共同連接于高電位線19，柵極被共同連接于pmos晶體管mp4的漏極。pmos晶體管mp3、mp4的漏極被分別連接于漏極布線23、24。

nmos晶體管mn3、mn4構(gòu)成連接于漏極布線21、22的電流反射鏡。關(guān)于nmos晶體管mn3、mn4，源極被共同連接于低電位線20，柵極被共同連接于nmos晶體管mn4的漏極。nmos晶體管mn3、mn4的漏極被分別連接于漏極布線21、22。

恒流源28被連接于pmos晶體管mp3的漏極與nmos晶體管mn3的漏極之間，恒定電流i3從pmos晶體管mp3的漏極流向nmos晶體管mn3的漏極。同樣地，恒流源29被連接于pmos晶體管mp4的漏極與nmos晶體管mn4的漏極之間，恒定電流i4從pmos晶體管mp4的漏極流向nmos晶體管mn4的漏極。

輸出級(jí)15根據(jù)在漏極布線21~24中流動(dòng)的電流來(lái)驅(qū)動(dòng)輸出端18。在本實(shí)施方式中，輸出級(jí)15具備：pmos晶體管mp5、nmos晶體管mn5、以及相位補(bǔ)償電路25。pmos晶體管mp5與nmos晶體管mn5作為對(duì)輸出端18進(jìn)行驅(qū)動(dòng)的輸出晶體管進(jìn)行工作。關(guān)于pmos晶體管mp5，源極被連接于高電位線19，漏極被連接于輸出端18，柵極被連接于有源負(fù)載電路14的pmos晶體管mp3的漏極。關(guān)于nmos晶體管mn5，源極被連接于低電位線20，漏極被連接于輸出端18，柵極被連接于有源負(fù)載電路14的nmos晶體管mn3的漏極。相位補(bǔ)償電路25被連接于pmos晶體管mp5的柵極、nmos晶體管mn5的柵極、以及輸出端18，進(jìn)行差動(dòng)放大電路5的相位補(bǔ)償。

尾電流源控制電路16根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位din[n-1:0]來(lái)生成向尾電流源電路12、13供給的控制信號(hào)，對(duì)由尾電流源電路12、13生成的尾電流icp1、icp2、icn1、icn2進(jìn)行控制。根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位din[n-1:0]來(lái)控制尾電流icp1、icp2、icn1、icn2的情況是重要的。如之后詳細(xì)地說(shuō)明那樣，在本實(shí)施方式中，通過(guò)根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位din[n-1:0]來(lái)控制尾電流icp1、icp2、icn1、icn2，從而實(shí)現(xiàn)n位的分辨率的數(shù)字-模擬變換的功能。

圖3是示出尾電流源電路12、13的結(jié)構(gòu)的一個(gè)例子的電路圖。在圖3的結(jié)構(gòu)中，尾電流源電路12具備：將尾電流icp1供給到差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11的可變電流源261、以及將尾電流icp2供給到差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12的可變電流源262?？勺冸娏髟?61具備：在高電位線19與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11之間并聯(lián)地連接的多個(gè)恒流源311、以及與該多個(gè)恒流源311分別串聯(lián)地連接的多個(gè)開關(guān)321。同樣地，可變電流源262具備：在高電位線19與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12之間并聯(lián)地連接的多個(gè)恒流源312、以及與該多個(gè)恒流源312分別串聯(lián)地連接的多個(gè)開關(guān)322。根據(jù)從尾電流源控制電路16供給的控制信號(hào)來(lái)控制開關(guān)321、322的接通關(guān)斷。像這樣構(gòu)成的可變電流源261、262能夠通過(guò)對(duì)所接通的開關(guān)321、322的數(shù)目進(jìn)行調(diào)節(jié)來(lái)控制尾電流icp1、icp2的大小。

在一個(gè)實(shí)施方式中，恒流源311、312也可以被構(gòu)成為生成同一電流電平的恒定電流。在該情況下，可變電流源261所生成的尾電流icp1能夠取得的電流電平的階段數(shù)目與恒流源311的數(shù)目相同，可變電流源262所生成的尾電流icp2能夠取得的電流電平的階段數(shù)目與恒流源312的數(shù)目相同。此外，也可以對(duì)恒流源311、312所生成的恒定電流進(jìn)行加權(quán)。根據(jù)這樣的結(jié)構(gòu)，能夠使尾電流源電路12所輸出的尾電流icp1、icp2能夠取得的電流電平的階段數(shù)目增大。例如，在存在α個(gè)恒流源311的情況下，只要將各個(gè)恒流源321所生成的恒定電流的電流電平設(shè)定為i、2×i、…、2^α-1×i（i為規(guī)定的常數(shù)），則能夠使可變電流源261所生成的尾電流icp1的電流電平的階段數(shù)目為2^α。關(guān)于可變電流源262所生成的尾電流icp2也是同樣的。

同樣地，尾電流源電路13具備：從差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21引出尾電流icn1的可變電流源271、以及從差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22引出尾電流icn2的可變電流源272?？勺冸娏髟?71具備：在低電位線20與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21之間并聯(lián)地連接的多個(gè)恒流源331、以及與該多個(gè)恒流源331分別串聯(lián)地連接的多個(gè)開關(guān)341。同樣地，可變電流源272具備：在低電位線20與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22之間并聯(lián)地連接的多個(gè)恒流源332、以及與該多個(gè)恒流源332分別串聯(lián)地連接的多個(gè)開關(guān)342。根據(jù)從尾電流源控制電路16供給的控制信號(hào)來(lái)控制開關(guān)341、342的接通關(guān)斷。像這樣構(gòu)成的可變電流源271、272能夠通過(guò)對(duì)所接通的開關(guān)341、342的數(shù)目進(jìn)行調(diào)節(jié)來(lái)控制尾電流icn1、icn2的大小。

在一個(gè)實(shí)施方式中，恒流源331、332也可以被構(gòu)成為生成同一電流電平的恒定電流。在該情況下，可變電流源271所生成的尾電流icn1能夠取得的電流電平的階段數(shù)目與恒流源331的數(shù)目相同，可變電流源272所生成的尾電流icn2能夠取得的電流電平的階段數(shù)目與恒流源332的數(shù)目相同。此外，也可以對(duì)恒流源331、332所生成的恒定電流進(jìn)行加權(quán)。根據(jù)這樣的結(jié)構(gòu)，能夠使尾電流源電路13所輸出的尾電流icn1、inp2能夠取得的電流電平的階段數(shù)目增大。例如，在存在α個(gè)恒流源331的情況下，只要將各個(gè)恒流源331所生成的恒定電流的電流電平設(shè)定為i、2×i、…、2^α-1×i（i為規(guī)定的常數(shù)），則能夠使可變電流源271所生成的尾電流icn1的電流電平的階段數(shù)目為2^α。關(guān)于可變電流源272所生成的尾電流icn2也是同樣的。

接著，對(duì)本實(shí)施方式的半導(dǎo)體電路10的工作進(jìn)行說(shuō)明。

本實(shí)施方式的半導(dǎo)體電路10作為整體被構(gòu)成為輸出具有與（m+n）位的輸入數(shù)字?jǐn)?shù)據(jù)din對(duì)應(yīng)的電壓電平的模擬輸出電壓vout。此外，在本實(shí)施方式的半導(dǎo)體電路10中，通過(guò)差動(dòng)放大電路5來(lái)進(jìn)行阻抗變換，因此，能夠使輸出阻抗低。這意味著本實(shí)施方式的半導(dǎo)體電路10能夠驅(qū)動(dòng)具有大的電容的負(fù)載。以下，對(duì)本實(shí)施方式的半導(dǎo)體電路10的各電路的工作進(jìn)行說(shuō)明。

da變換器1基于輸入數(shù)字?jǐn)?shù)據(jù)din的高位m位來(lái)從參照電壓vref1~vrefq選擇參照電壓vrefh，da變換器2基于輸入數(shù)字?jǐn)?shù)據(jù)din的高位m位來(lái)從參照電壓vref1~vrefq選擇參照電壓vrefl。選擇參照電壓vrefh、vrefl以使參照電壓vrefh比參照電壓vrefl高。進(jìn)行這樣的工作的da變換器1、2向本實(shí)施方式的半導(dǎo)體電路10提供m位的數(shù)字-模擬變換的功能。將由da變換器1、2選擇的參照電壓vrefh、vrefl向選擇器3、4供給。

選擇器3根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)選擇參照電壓vrefh、vrefl的一個(gè)，將所選擇的參照電壓作為選擇輸入電壓vin1向差動(dòng)放大電路5的差動(dòng)輸入級(jí)111供給。另一方面，選擇器4根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)選擇參照電壓vrefh、vrefl的一個(gè)，將所選擇的參照電壓作為選擇輸入電壓vin2向差動(dòng)放大電路5的差動(dòng)輸入級(jí)n112供給。由選擇器3、4選擇的選擇輸入電壓vin1、vin2也可以相同。

差動(dòng)放大電路5在選擇輸入電壓vin1、vin2相同的情況下，輸出具有與選擇輸入電壓vin1、vin2相同的電壓電平的模擬輸出電壓vout，在選擇輸入電壓vin1、vin2不同的情況下，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)輸出具有選擇輸入電壓vin1、vin2之間的電壓電平的模擬輸出電壓vout。

詳細(xì)地，如根據(jù)圖2的電路圖理解那樣，在選擇輸入電壓vin1、vin2相同的情況下，差動(dòng)放大電路5進(jìn)行與通常的電壓跟隨器（voltagefollower）同樣的工作，輸出具有與選擇輸入電壓vin1、vin2相同的電壓電平的模擬輸出電壓vout。

另一方面，在選擇輸入電壓vin1、vin2不同的情況下，差動(dòng)放大電路5根據(jù)尾電流icp1、icp2、icn1、icn2的大小來(lái)輸出具有選擇輸入電壓vin1、vin2之間的電壓電平的模擬輸出電壓vout。在尾電流icp1比尾電流icp2大的情況下，輸出具有更靠近選擇輸入電壓vin1的電壓電平的模擬輸出電壓vout，在尾電流icp2比尾電流icp1大的情況下，輸出具有更靠近選擇輸入電壓vin2的電壓電平的模擬輸出電壓vout。關(guān)于尾電流icn1、icn2也同樣地，在尾電流icn1比尾電流icn2大的情況下，輸出具有更靠近選擇輸入電壓vin1的電壓電平的模擬輸出電壓vout，在尾電流icn2比尾電流icn1大的情況下，輸出具有更靠近選擇輸入電壓vin2的電壓電平的模擬輸出電壓vout。

在此，在本實(shí)施方式中，通過(guò)尾電流源控制電路16根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)控制尾電流icp1、icp2、icn1、icn2，因此，作為結(jié)果，差動(dòng)放大電路5能夠針對(duì)特定的選擇輸入電壓vin1、vin2輸出低位n位的2ⁿ階段的電壓。通過(guò)這樣的工作，本實(shí)施方式的半導(dǎo)體電路10能夠進(jìn)行（m+n）位的數(shù)字-模擬變換。

再有，將選擇輸入電壓vin1、vin2之中的一個(gè)固定為參照電壓vrefh或vrefl也可。即使向2個(gè)差動(dòng)輸入級(jí)111、112的一個(gè)供給的選擇輸入電壓（vin1或vin2）被固定，也能夠通過(guò)適當(dāng)?shù)剡x擇向另一個(gè)供給的選擇輸入電壓而通過(guò)選擇器3、4和差動(dòng)放大電路5實(shí)現(xiàn)n位的分辨率的數(shù)字-模擬變換。在選擇輸入電壓vin1、vin2之中的一個(gè)被固定為參照電壓vrefh或vrefl的情況下，也可以不設(shè)置與其對(duì)應(yīng)的選擇器（選擇器3或4），這樣的結(jié)構(gòu)對(duì)于電路規(guī)模的減少是有用的。但是，關(guān)于設(shè)置有選擇器3、4兩者的結(jié)構(gòu)，由于能夠靈活地設(shè)定從半導(dǎo)體電路10輸出的模擬輸出電壓vout的電壓電平，所以是優(yōu)選的。

圖4是示出本實(shí)施方式的半導(dǎo)體電路10的工作特別是選擇器3、4和差動(dòng)放大電路5的工作的一個(gè)例子的表。在圖4中，圖示了n=2的情況下的工作。在此，“連接電流源數(shù)目”的欄示出了可變電流源261、262、271、272所包含的恒流源311、312、331、332之中用于尾電流icp1、icn1、icp2、icn2的供給的恒流源的數(shù)目。詳細(xì)地，“連接電流源數(shù)目”的欄之中的“icp1/icn1”的列示出了在尾電流icp1、icn1的生成中分別使用的恒流源311、331的數(shù)目，“icp2/icn2”的列示出了在尾電流icp2、icn2的生成中分別使用的恒流源312、332的數(shù)目。

在本實(shí)施方式中，恒流源311、312所生成的恒定電流的電流電平被調(diào)節(jié)為相同，恒流源331、332所生成的恒定電流的電流電平被調(diào)節(jié)為相同。此外，通過(guò)對(duì)在尾電流icp1、icn1、icp2、icn2的生成中使用的恒流源311、331、312、332的數(shù)目進(jìn)行控制，從而控制尾電流icp1、icn1、icp2、icn2的大小。

選擇器3、4從da變換器1、2接收參照電壓vrefh、vrefl，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位的值，對(duì)選擇輸入電壓vin1、vin2進(jìn)行選擇。

更具體地，在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“00”的情況下，選擇器3、4將選擇輸入電壓vin1、vin2兩者設(shè)定為參照電壓vrefl。在該情況下，從差動(dòng)放大電路5輸出的模擬輸出電壓vout與參照電壓vrefl相同。此時(shí)，尾電流源控制電路16將在尾電流icp1、icn1的供給中分別使用的恒流源311、331的數(shù)目設(shè)定為2，將在尾電流icp2、icn2的供給中分別使用的恒流源312、332的數(shù)目設(shè)定為2。即，尾電流源控制電路16使開關(guān)321之中的2個(gè)為接通，使開關(guān)322之中的2個(gè)為接通，并且，使開關(guān)341之中的2個(gè)為接通，使開關(guān)342之中的2個(gè)為接通。

在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“01”、“10”、“11”的情況下，選擇器3、4將選擇輸入電壓vin1設(shè)定為參照電壓vrefh，將選擇輸入電壓vin2設(shè)定為參照電壓vrefl。另一方面，尾電流源控制電路16根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位來(lái)對(duì)尾電流icp1、icn1、icp2、icn2的電流電平進(jìn)行控制。在本實(shí)施方式中，尾電流源控制電路16通過(guò)對(duì)開關(guān)321、341、322、342之中的接通（turnon）的開關(guān)的數(shù)目進(jìn)行控制來(lái)對(duì)在尾電流icp1、icn1、icp2、icn2的供給中使用的恒流源的數(shù)目進(jìn)行控制，由此，對(duì)尾電流icp1、icn1、icp2、icn2的電流電平進(jìn)行控制。

詳細(xì)地，在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“01”的情況下，尾電流源控制電路16將在尾電流icp1、icn1的供給中分別使用的恒流源311、331的數(shù)目設(shè)定為1，將在尾電流icp2、icn2的供給中分別使用的恒流源312、332的數(shù)目設(shè)定為3。即，尾電流源控制電路16使開關(guān)321之中的1個(gè)為接通，使開關(guān)341之中的1個(gè)為接通，并且，使開關(guān)322之中的3個(gè)為接通，使開關(guān)342之中的3個(gè)為接通。由此，從差動(dòng)放大電路5輸出的模擬輸出電壓vout為（vrefh+vrefl×3）/4。

此外，在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“10”的情況下，尾電流源控制電路16將在尾電流icp1、icn1的供給中分別使用的恒流源311、331的數(shù)目設(shè)定為2，將在尾電流icp2、icn2的供給中分別使用的恒流源312、332的數(shù)目設(shè)定為2。即，尾電流源控制電路16使開關(guān)321之中的2個(gè)為接通，使開關(guān)341之中的2個(gè)為接通，并且，使開關(guān)322之中的2個(gè)為接通，使開關(guān)342之中的2個(gè)為接通。由此，從差動(dòng)放大電路5輸出的模擬輸出電壓vout為（vrefh+vrefl）/2。

進(jìn)而，在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“11”的情況下，尾電流源控制電路16將在尾電流icp1、icn1的供給中分別使用的恒流源311、331的數(shù)目設(shè)定為3，將在尾電流icp2、icn2的供給中分別使用的恒流源312、332的數(shù)目設(shè)定為1。即，尾電流源控制電路16使開關(guān)321之中的3個(gè)為接通，使開關(guān)341之中的3個(gè)為接通，并且，使開關(guān)322之中的1個(gè)為接通，使開關(guān)342之中的1個(gè)為接通。由此，從差動(dòng)放大電路5輸出的模擬輸出電壓vout為（vrefh×3+vrefl）/4。

通過(guò)這樣的工作，在圖4所圖示的半導(dǎo)體電路10的工作中，由根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的高位m位選擇的參照電壓vrefh、vrefl，生成具有與低位2位的值對(duì)應(yīng)的電壓電平的模擬輸出電壓vout。因此，半導(dǎo)體電路10作為整體進(jìn)行（m+2）位的分辨率的數(shù)字-模擬變換。

再有，在圖4所圖示的工作中，從選擇器4向差動(dòng)輸入級(jí)112供給的選擇輸入電壓vin2被固定為參照電壓vrefl，因此，在進(jìn)行圖4所圖示的工作的情況下不需要選擇器4。在該情況下，從da變換器2輸出的參照電壓vrefl直接作為選擇輸入電壓vin2被輸入到差動(dòng)放大電路5中也可。

在此，請(qǐng)注意：在本實(shí)施方式的半導(dǎo)體電路10中，雖然所供給的參照電壓vref1~vrefq的數(shù)目q為2^m+1，但是實(shí)現(xiàn)（m+n）位的分辨率。只不過(guò)在從所供給的多個(gè)參照電壓選擇模擬輸出電壓的結(jié)構(gòu)的da變換器中，為了實(shí)現(xiàn)（m+n）位的分辨率而需要使參照電壓的數(shù)目為2^（m+n）。另一方面，在本實(shí)施方式的半導(dǎo)體電路10的結(jié)構(gòu)中，雖然具有（m+n）位的分辨率，但是能夠?qū)⑺┙o的參照電壓vref1~vrefq的數(shù)目q減少到2^m+1。這對(duì)于電路規(guī)模的減少是有效的。像這樣，本實(shí)施方式的半導(dǎo)體電路10能夠在進(jìn)行數(shù)字-模擬變換和阻抗變換時(shí)同時(shí)實(shí)現(xiàn)高的分辨率和電路規(guī)模的減少。

在以下，對(duì)本實(shí)施方式的半導(dǎo)體電路10的各種變形例進(jìn)行說(shuō)明。

圖5是示出本實(shí)施方式的半導(dǎo)體電路10的一個(gè)變形例中的差動(dòng)放大電路5的尾電流源電路12、13的結(jié)構(gòu)的電路圖。

在圖5的變形例中，尾電流源電路12具備多個(gè)恒流源35、多個(gè)開關(guān)36以及多個(gè)開關(guān)37。相對(duì)于一個(gè)恒流源35而設(shè)置有一個(gè)開關(guān)36和開關(guān)37。多個(gè)恒流源35被構(gòu)成為：并聯(lián)地連接于高電位線19，每一個(gè)生成恒定電流。各開關(guān)36被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11之間，各開關(guān)37被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12之間。開關(guān)36、37構(gòu)成開關(guān)電路，所述開關(guān)電路被構(gòu)成為：在由尾電流源控制電路16進(jìn)行的控制之下，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位，將恒流源35的每一個(gè)連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11和差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12的任一個(gè)。換句話說(shuō)，連接于各恒流源35的開關(guān)36、37具有將該恒流源35電連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11和差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12的一個(gè)的功能。

尾電流源電路13也與尾電流源電路12同樣地構(gòu)成，具備多個(gè)恒流源38、多個(gè)開關(guān)39以及多個(gè)開關(guān)40。相對(duì)于一個(gè)恒流源38而設(shè)置有一個(gè)開關(guān)39和開關(guān)40。多個(gè)恒流源38被構(gòu)成為：并聯(lián)地連接于低電位線20，每一個(gè)生成恒定電流。各開關(guān)39被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21之間，各開關(guān)40被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22之間。開關(guān)39、40構(gòu)成開關(guān)電路，所述開關(guān)電路被構(gòu)成為：在由尾電流源控制電路16進(jìn)行的控制之下，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位，將恒流源38的每一個(gè)連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21和差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22的任一個(gè)。連接于各恒流源38的開關(guān)39、40具有將該恒流源38電連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21和差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22的一個(gè)的功能。

在圖5的結(jié)構(gòu)中，根據(jù)需要在差動(dòng)輸入級(jí)111中的尾電流icp1的生成和差動(dòng)輸入級(jí)112中的尾電流icp2的生成的哪一個(gè)中都能夠使用尾電流源電路12所包含的各恒流源35。根據(jù)這樣的結(jié)構(gòu)，能夠有效地利用各恒流源35，能夠使尾電流源電路12的電路規(guī)模小。

圖5那樣的尾電流源電路12的結(jié)構(gòu)可變地控制尾電流icp1、icp2，另一方面，在尾電流icp1的生成中使用的恒流源的數(shù)目和在尾電流icp2的生成中使用的恒流源的數(shù)目的和為固定那樣的情況下是特別有用的。例如，關(guān)于恒流源35的數(shù)目為4并且恒流源35所生成的恒定電流的大小相同的結(jié)構(gòu)，要考慮進(jìn)行圖4所示的那樣的工作的情況。在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“00”的情況下，在尾電流icp1、icp2的生成中使用的恒流源的數(shù)目分別為2，因此，2個(gè)恒流源35被連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11，2個(gè)恒流源35被連接于差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12。同樣地，在輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“01”的情況下，在尾電流icp1、icp2的生成中使用的恒流源的數(shù)目分別為1、3，因此，1個(gè)恒流源35被連接于差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11，3個(gè)恒流源35被連接于差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12。請(qǐng)注意：在哪一個(gè)情況下都將4個(gè)恒流源35的全部用于尾電流icp1或icp2的生成。輸入數(shù)字?jǐn)?shù)據(jù)din的低位2位為“10”、“11”的情況也同樣地將4個(gè)恒流源35的全部用于尾電流icp1或icp2的生成。像這樣，在各恒流源35與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11和差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12的哪一個(gè)都能夠選擇性地連接的圖5的結(jié)構(gòu)中，能夠有效地利用恒流源35。

關(guān)于尾電流源電路13，同樣的議論也成立。在圖5的結(jié)構(gòu)中，根據(jù)需要在差動(dòng)輸入級(jí)111中的尾電流icn1的生成和差動(dòng)輸入級(jí)112中的尾電流icn2的生成的哪一個(gè)中都能夠使用尾電流源電路13所包含的各恒流源38。根據(jù)這樣的結(jié)構(gòu)，能夠有效地利用各恒流源38，能夠使尾電流源電路13的電路規(guī)模小。圖5所圖示的尾電流源電路13的結(jié)構(gòu)可變地控制尾電流icn1、icn2，另一方面，在尾電流icn1的生成中使用的恒流源的數(shù)目和在尾電流icn2的生成中使用的恒流源的數(shù)目的和為固定那樣的情況下是特別有用的。

在圖3的差動(dòng)放大電路5的結(jié)構(gòu)中，差動(dòng)輸入級(jí)111、112具有pmos差動(dòng)對(duì)和nmos差動(dòng)對(duì)兩者，但是，在一個(gè)變形例中，差動(dòng)輸入級(jí)111、112也可以僅具有pmos差動(dòng)對(duì)。在這樣的結(jié)構(gòu)中，能夠減少差動(dòng)輸入級(jí)111、112所包含的電路元件的數(shù)目。

圖6是示出差動(dòng)輸入級(jí)111、112僅具有pmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路5的結(jié)構(gòu)的電路圖。在圖6所圖示的差動(dòng)放大電路5的結(jié)構(gòu)中，從差動(dòng)輸入級(jí)111、112除去構(gòu)成nmos差動(dòng)對(duì)的nmos晶體管mn11、mn21、mn12、mn22。與此伴隨地，除去向差動(dòng)輸入級(jí)111、112的nmos差動(dòng)對(duì)供給尾電流icn1、icn2的尾電流源電路13和連接于nmos晶體管mn11、mn21、mn12、mn22的漏極布線23、24。

此外，在另一變形例中，差動(dòng)輸入級(jí)111、112僅具有nmos差動(dòng)對(duì)也可。在這樣的結(jié)構(gòu)中也能夠減少差動(dòng)輸入級(jí)111、112所包含的電路元件的數(shù)目。

圖7是示出差動(dòng)輸入級(jí)111、112僅具有nmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路5的結(jié)構(gòu)的電路圖。在圖7所圖示的差動(dòng)放大電路5的結(jié)構(gòu)中，從差動(dòng)輸入級(jí)111、112除去構(gòu)成pmos差動(dòng)對(duì)的pmos晶體管mp11、mp21、mp12、mp22。與此伴隨地，除去向差動(dòng)輸入級(jí)111、112的pmos差動(dòng)對(duì)供給尾電流icp1、icp2的尾電流源電路12和連接于pmos晶體管mp11、mp21、mp12、mp22的漏極布線21、22。

在圖3所圖示的結(jié)構(gòu)中，差動(dòng)放大電路5具有2個(gè)差動(dòng)輸入級(jí)（111、112），但是，也可以具有3個(gè)以上的差動(dòng)輸入級(jí)。特別地，在差動(dòng)輸入級(jí)的數(shù)目為2^b個(gè)的結(jié)構(gòu)中（b為2以上的整數(shù)），能夠通過(guò)與將選擇輸入電壓向各差動(dòng)輸入級(jí)供給的選擇器的工作的組合以該結(jié)構(gòu)自身提供b位的分辨率，因此，對(duì)于分辨率的增大是有用的。

圖8a是示出本實(shí)施方式的半導(dǎo)體電路10的另一變形例中的結(jié)構(gòu)的電路圖，更具體地，示出了差動(dòng)放大電路5具有4個(gè)差動(dòng)輸入級(jí)的情況下的半導(dǎo)體電路10的結(jié)構(gòu)。圖8a所圖示的半導(dǎo)體電路10的結(jié)構(gòu)與圖1所圖示的半導(dǎo)體電路10的結(jié)構(gòu)相同，但是，在圖8a所圖示的半導(dǎo)體電路10的結(jié)構(gòu)中，在半導(dǎo)體電路10中設(shè)置有與差動(dòng)輸入級(jí)相同的數(shù)目的即4個(gè)選擇器31~34。向選擇器31~34的每一個(gè)供給從da變換器1、2根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)的高位m位選擇的參照電壓vrefh、vrefl。選擇器31~34的每一個(gè)從參照電壓vrefh、vrefl之中根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位分別選擇應(yīng)該輸入到差動(dòng)放大電路5中的選擇輸入電壓vin1~vin4。在此，選擇輸入電壓vin1~vin4分別為從選擇器31~34向差動(dòng)放大電路5供給的選擇輸入電壓。

圖8b是示出具有4個(gè)差動(dòng)輸入級(jí)的差動(dòng)放大電路5的結(jié)構(gòu)的一個(gè)例子的電路圖。在圖8b中，該4個(gè)差動(dòng)輸入級(jí)由附圖標(biāo)記111~114示出。圖8b所圖示的差動(dòng)放大電路5的結(jié)構(gòu)與圖2所圖示的差動(dòng)放大電路5的結(jié)構(gòu)相同，除了差動(dòng)放大級(jí)111~114之外還具備尾電流源電路12、13、有源負(fù)載電路14、輸出級(jí)15、以及尾電流源控制電路16。

各差動(dòng)輸入級(jí)11i（i為1以上4以下的整數(shù)）具備pmos晶體管mp1i、mp2i和nmos晶體管mn1i、mn2i。

關(guān)于pmos晶體管mp1i、mp2i，源極被共同連接，構(gòu)成pmos差動(dòng)對(duì)。pmos晶體管mp1i、mp2i的源極被共同連接于節(jié)點(diǎn)n1i。此外，pmos晶體管mp1i的漏極被連接于漏極布線21，pmos晶體管mp2i的漏極被連接于漏極布線22。

關(guān)于nmos晶體管mn1i、mn2i，源極被共同連接，構(gòu)成nmos差動(dòng)對(duì)。nmos晶體管mn1i、mn2i的源極被共同連接于節(jié)點(diǎn)n2i。此外，nmos晶體管mn1i的漏極被連接于漏極布線23，nmos晶體管mn2i的漏極被連接于漏極布線24。

各差動(dòng)輸入級(jí)11i的pmos晶體管mp1i的柵極被連接于從選擇器3i輸入選擇輸入電壓vini的輸入端17i，各差動(dòng)輸入級(jí)11i的pmos晶體管mp2i的柵極連接于輸出模擬輸出電壓vout的輸出端18。同樣地，各差動(dòng)輸入級(jí)11i的nmos晶體管mn1i的柵極被連接于輸入端17i，各差動(dòng)輸入級(jí)11i的nmos晶體管mn2i的柵極被連接于輸出端18。

尾電流源電路12具備與差動(dòng)輸入級(jí)相同數(shù)目的即4個(gè)可變電流源261~264。各可變電流源26i將尾電流icpi供給到所對(duì)應(yīng)的差動(dòng)輸入級(jí)11i的節(jié)點(diǎn)n1i。根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)控制尾電流icp1~icp4的大小。

同樣地，尾電流源電路13具備與差動(dòng)輸入級(jí)相同數(shù)目的即4個(gè)可變電流源271~274。各可變電流源27i從所對(duì)應(yīng)的差動(dòng)輸入級(jí)11i的節(jié)點(diǎn)n2i引出尾電流icni。根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)控制尾電流icn1~icn4的大小。

在圖8a、圖8b所圖示的結(jié)構(gòu)的半導(dǎo)體電路10中，通過(guò)差動(dòng)放大電路5具有4個(gè)差動(dòng)輸入級(jí)111~114的結(jié)構(gòu)和選擇器31~34的工作，能夠提供2位的分辨率。因此，根據(jù)圖8a、圖8b所圖示的結(jié)構(gòu)，能夠增大半導(dǎo)體電路10所提供的數(shù)字-模擬變換的分辨率或者減少各可變電流源26i、27i所供給的尾電流的調(diào)節(jié)的階段數(shù)目。但是，如圖8a、圖8b的結(jié)構(gòu)的半導(dǎo)體電路10那樣，當(dāng)差動(dòng)輸入級(jí)的數(shù)目增大時(shí)，應(yīng)該向差動(dòng)輸入級(jí)供給的尾電流的大小增大，消耗電流增大。因此，在消耗電流的減少的觀點(diǎn)的方面，如圖1、圖2所圖示那樣，優(yōu)選的是，差動(dòng)輸入級(jí)的數(shù)目為2。

再有，在差動(dòng)放大電路5包含3個(gè)以上的差動(dòng)輸入級(jí)的情況下，也與圖5所圖示的結(jié)構(gòu)同樣地，尾電流源電路12所包含的恒流源35的每一個(gè)以能夠用于3個(gè)以上的差動(dòng)輸入級(jí)的每一個(gè)中的尾電流的生成的方式構(gòu)成尾電流源電路12也可。同樣地，尾電流源電路13所包含的恒流源38的每一個(gè)以能夠用于3個(gè)以上的差動(dòng)輸入級(jí)的每一個(gè)中的尾電流的生成的方式構(gòu)成尾電流源電路13也可。

圖9是示出差動(dòng)放大電路5包含4個(gè)差動(dòng)輸入級(jí)111~114的情況下的尾電流源電路12、13的結(jié)構(gòu)的一個(gè)例子的電路圖。在圖9的結(jié)構(gòu)中，尾電流源電路12具備多個(gè)恒流源35和多個(gè)開關(guān)361~364。在圖9中圖示了4個(gè)恒流源35，但是，本領(lǐng)域技術(shù)人員能夠理解在實(shí)際的實(shí)施中設(shè)置對(duì)于尾電流icp1~icp4的調(diào)節(jié)充分的數(shù)目的恒流源35。相對(duì)于一個(gè)恒流源35而分別各一個(gè)地設(shè)置有開關(guān)361~364。多個(gè)恒流源35被構(gòu)成為：并聯(lián)地連接于高電位線19，每一個(gè)生成恒定電流。各開關(guān)361被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11之間，各開關(guān)362被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12之間。此外，各開關(guān)363被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)113的節(jié)點(diǎn)n13之間，各開關(guān)364被連接于所對(duì)應(yīng)的恒流源35與差動(dòng)輸入級(jí)114的節(jié)點(diǎn)n14之間。開關(guān)361~364構(gòu)成開關(guān)電路，所述開關(guān)電路被構(gòu)成為：在由尾電流源控制電路16進(jìn)行的控制之下，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位，將恒流源35的每一個(gè)連接于差動(dòng)輸入級(jí)111~114的節(jié)點(diǎn)n11~n14的任一個(gè)。

尾電流源電路13也與尾電流源電路12同樣地構(gòu)成，具備多個(gè)恒流源38和多個(gè)開關(guān)391~394。在圖9中圖示了4個(gè)恒流源38，但是，本領(lǐng)域技術(shù)人員能夠理解在實(shí)際的實(shí)施中設(shè)置對(duì)于尾電流icn1~icn4的調(diào)節(jié)充分的數(shù)目的恒流源38。相對(duì)于一個(gè)恒流源38而分別各一個(gè)地設(shè)置有開關(guān)391~394。多個(gè)恒流源38被構(gòu)成為：并聯(lián)地連接于低電位線20，每一個(gè)生成恒定電流。各開關(guān)391被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n21之間，各開關(guān)392被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n22之間。此外，各開關(guān)393被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)113的節(jié)點(diǎn)n23之間，各開關(guān)394被連接于所對(duì)應(yīng)的恒流源38與差動(dòng)輸入級(jí)114的節(jié)點(diǎn)n24之間。開關(guān)391~394構(gòu)成開關(guān)電路，所述開關(guān)電路被構(gòu)成為：在由尾電流源控制電路16進(jìn)行的控制之下，根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位，將恒流源38的每一個(gè)連接于差動(dòng)輸入級(jí)111~114的節(jié)點(diǎn)n21~n24的任一個(gè)。

在圖9的結(jié)構(gòu)中，根據(jù)需要在差動(dòng)輸入級(jí)111~114中的尾電流icp1~icp4的哪一個(gè)的生成中都能夠使用尾電流源電路12所包含的各恒流源35。根據(jù)這樣的結(jié)構(gòu)，能夠有效地利用各恒流源35，能夠使尾電流源電路12的電路規(guī)模小。關(guān)于尾電流源電路13也同樣地，根據(jù)需要在差動(dòng)輸入級(jí)111~114中的尾電流icn1~icn4的哪一個(gè)的生成中都能夠使用尾電流源電路13所包含的各恒流源38。根據(jù)這樣的結(jié)構(gòu)，能夠有效地利用各恒流源38，能夠使尾電流源電路13的電路規(guī)模小。

再有，在圖9的電路結(jié)構(gòu)中，也可以將向差動(dòng)輸入級(jí)111~114輸入的選擇輸入電壓vin1~vin4之中的一個(gè)固定為參照電壓vrefh或vrefl。在該情況下，也可以不設(shè)置輸出所固定的該一個(gè)選擇輸入電壓的選擇器。通常，向差動(dòng)放大電路5所包含的n個(gè)差動(dòng)輸入級(jí)（n為2以上的整數(shù)）之中的一個(gè)供給的選擇輸入電壓也可以被固定為參照電壓vrefh或vrefl，在該情況下，在半導(dǎo)體電路10中設(shè)置n-1個(gè)選擇器。但是，關(guān)于設(shè)置有向n個(gè)差動(dòng)輸入級(jí)的每一個(gè)供給選擇輸入電壓的n個(gè)選擇器的結(jié)構(gòu)（例如，如圖9所圖示那樣，設(shè)置有向差動(dòng)輸入級(jí)111~114供給選擇輸入電壓vin1~vin4的選擇器31~34的結(jié)構(gòu)），由于能夠靈活地設(shè)置從半導(dǎo)體電路10輸出的模擬輸出電壓vout的電壓電平，所以是優(yōu)選的。

此外，即使在差動(dòng)放大電路5包含3個(gè)以上的差動(dòng)輸入級(jí)的情況下，差動(dòng)輸入級(jí)的每一個(gè)也可以僅包含pmos差動(dòng)對(duì)和nmos差動(dòng)對(duì)的任一個(gè)。例如，差動(dòng)輸入級(jí)的全部?jī)H包含pmos差動(dòng)對(duì)也可。差動(dòng)輸入級(jí)的全部?jī)H包含nmos差動(dòng)對(duì)也可。根據(jù)差動(dòng)輸入級(jí)僅包含pmos差動(dòng)對(duì)和nmos差動(dòng)對(duì)的任一個(gè)的結(jié)構(gòu)，能夠減少各差動(dòng)輸入級(jí)所包含的電路元件的數(shù)目。

但是，為了擴(kuò)大差動(dòng)放大電路5的電壓工作范圍，即使在多個(gè)差動(dòng)輸入級(jí)的每一個(gè)僅包含pmos差動(dòng)對(duì)和nmos差動(dòng)對(duì)的任一個(gè)的情況下，也優(yōu)選的是：至少一個(gè)差動(dòng)輸入級(jí)包含pmos差動(dòng)對(duì)，至少一個(gè)差動(dòng)輸入級(jí)包含nmos差動(dòng)對(duì)。此外，在保持電路的對(duì)稱性來(lái)擴(kuò)大電壓工作范圍的觀點(diǎn)的方面，優(yōu)選的是，差動(dòng)輸入級(jí)的數(shù)目為偶數(shù)，該差動(dòng)輸入級(jí)的半數(shù)僅包含pmos差動(dòng)對(duì)，剩下的半數(shù)僅包含nmos差動(dòng)對(duì)。

圖10是示出差動(dòng)放大電路5具備4個(gè)差動(dòng)輸入級(jí)111~114且2個(gè)差動(dòng)輸入級(jí)111、112僅具有pmos差動(dòng)對(duì)而差動(dòng)輸入級(jí)113、114僅具有nmos差動(dòng)對(duì)的情況下的差動(dòng)放大電路5的結(jié)構(gòu)的例子的電路圖。

差動(dòng)輸入級(jí)111具備pmos晶體管mp11、mp21，差動(dòng)輸入級(jí)112具備pmos晶體管mp12、mp22。差動(dòng)輸入級(jí)111的pmos晶體管mp11、mp21的源極被共同連接于節(jié)點(diǎn)n11，同樣地，差動(dòng)輸入級(jí)112的pmos晶體管mp12、mp22的源極被共同連接于節(jié)點(diǎn)n12。差動(dòng)輸入級(jí)111的pmos晶體管mp11和差動(dòng)輸入級(jí)112的pmos晶體管mp12的漏極被連接于漏極布線21，差動(dòng)輸入級(jí)111的pmos晶體管mp21和差動(dòng)輸入級(jí)112的pmos晶體管mp22的漏極被連接于漏極布線22。

差動(dòng)輸入級(jí)113具備nmos晶體管mn13、mn23，差動(dòng)輸入級(jí)114具備nmos晶體管mn14、mn24。差動(dòng)輸入級(jí)113的nmos晶體管mn13、mn23的源極被共同連接于節(jié)點(diǎn)n13，同樣地，差動(dòng)輸入級(jí)114的nmos晶體管mn14、mn24的源極被共同連接于節(jié)點(diǎn)n14。差動(dòng)輸入級(jí)113的nmos晶體管mn13和差動(dòng)輸入級(jí)114的nmos晶體管mn14的漏極被連接于漏極布線23，差動(dòng)輸入級(jí)113的nmos晶體管mn23和差動(dòng)輸入級(jí)114的nmos晶體管mn24的漏極被連接于漏極布線24。

差動(dòng)輸入級(jí)111的pmos晶體管mp11的柵極被連接于從選擇器31輸入選擇輸入電壓vin1的輸入端171，差動(dòng)輸入級(jí)112的pmos晶體管mp12的柵極被連接于從選擇器32輸入選擇輸入電壓vin2的輸入端172。此外，差動(dòng)輸入級(jí)111的pmos晶體管mp21的柵極和差動(dòng)輸入級(jí)112的pmos晶體管mp22的柵極被連接于輸出模擬輸出電壓vout的輸出端18。

同樣地，差動(dòng)輸入級(jí)113的nmos晶體管mn13的柵極被連接于從選擇器33輸入選擇輸入電壓vin3的輸入端173，差動(dòng)輸入級(jí)114的nmos晶體管mn14的柵極被連接于從選擇器34輸入選擇輸入電壓vin4的輸入端174。此外，差動(dòng)輸入級(jí)113的nmos晶體管mn23的柵極和差動(dòng)輸入級(jí)114的nmos晶體管mn24的柵極被連接于輸出端18。

尾電流源電路12具備：將尾電流icp1供給到差動(dòng)輸入級(jí)111的節(jié)點(diǎn)n11的可變電流源261、以及將尾電流icp2供給到差動(dòng)輸入級(jí)112的節(jié)點(diǎn)n12的可變電流源262。根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)控制尾電流icp1、icp2的大小。

另一方面，尾電流源電路13具備：將尾電流icn3供給到差動(dòng)輸入級(jí)113的節(jié)點(diǎn)n23的可變電流源273、以及將尾電流icn4供給到差動(dòng)輸入級(jí)114的節(jié)點(diǎn)n24的可變電流源274。根據(jù)輸入數(shù)字?jǐn)?shù)據(jù)din的低位n位來(lái)控制尾電流icn3、icn4的大小。

在圖10所圖示的差動(dòng)放大電路5的結(jié)構(gòu)中，通過(guò)差動(dòng)放大電路5具有4個(gè)差動(dòng)輸入級(jí)111~114的結(jié)構(gòu)和選擇器31~34的工作，能夠提供2位的分辨率。因此，根據(jù)圖10所圖示的結(jié)構(gòu)，能夠增大半導(dǎo)體電路10所提供的數(shù)字-模擬變換的分辨率或者減少各可變電流源26i、27i所供給的尾電流的調(diào)節(jié)的階段數(shù)目。此外，在圖10所圖示的結(jié)構(gòu)中，能夠減少各差動(dòng)輸入級(jí)所包含的電路元件的數(shù)目，這對(duì)于電路規(guī)模的縮小是有效的。

接著，對(duì)上述的本實(shí)施方式的半導(dǎo)體電路10的優(yōu)選的應(yīng)用例進(jìn)行說(shuō)明。本實(shí)施方式的半導(dǎo)體電路10具有進(jìn)行數(shù)字-模擬變換和阻抗變換的功能，在面板顯示裝置中，優(yōu)選地被應(yīng)用于對(duì)顯示面板（例如，液晶顯示面板或oled（organiclightemittingdiode，有機(jī)發(fā)光二極管）顯示面板）的源極線進(jìn)行驅(qū)動(dòng)的顯示驅(qū)動(dòng)器。

圖11是概略性地示出一個(gè)實(shí)施方式中的面板顯示裝置（在圖11中以附圖標(biāo)記50參照）的結(jié)構(gòu)的框圖。面板顯示裝置50具備顯示面板51和顯示驅(qū)動(dòng)器52。顯示面板51具備與柵極線和源極線呈矩陣地配置的像素（其中，在圖11中未圖示柵極線、源極線和像素）。各像素具備顯示不同的顏色（通常為紅色、綠色、藍(lán)色）的3個(gè)亞像素，各亞像素具備像素電路。在顯示面板51為oled顯示面板的情況下，各亞像素具備選擇晶體管、驅(qū)動(dòng)晶體管、保持電容、以及oled元件來(lái)作為一個(gè)例子。此外，在顯示面板51為液晶顯示面板的情況下，各亞像素具備選擇晶體管、保持電容、以及像素電極來(lái)作為一個(gè)例子。各像素所顯示的顏色由該3個(gè)亞像素各自的亮度決定。

顯示驅(qū)動(dòng)器52根據(jù)從主機(jī)53接收的像素?cái)?shù)據(jù)和控制數(shù)據(jù)來(lái)對(duì)顯示面板51的源極線進(jìn)行驅(qū)動(dòng)。

圖12是概略性地示出顯示驅(qū)動(dòng)器52的結(jié)構(gòu)的框圖。顯示驅(qū)動(dòng)器52具備：接口61、顯示存儲(chǔ)器62、圖像ip核63、驅(qū)動(dòng)部64、以及控制邏輯電路65。

接口61與主機(jī)53進(jìn)行通信來(lái)交換顯示驅(qū)動(dòng)器52的工作所需要的各種數(shù)據(jù)。具體地，接口61從主機(jī)53接收?qǐng)D像數(shù)據(jù)，將所接收的圖像數(shù)據(jù)向顯示存儲(chǔ)器62轉(zhuǎn)送。此外，接口61從主機(jī)53接收控制數(shù)據(jù)，根據(jù)所接收的控制數(shù)據(jù)的內(nèi)容，將控制命令或控制參數(shù)向控制邏輯電路65供給。

顯示存儲(chǔ)器62將從接口61接收的圖像數(shù)據(jù)臨時(shí)保存，并向圖像ip核63轉(zhuǎn)送。圖像ip核63對(duì)從顯示存儲(chǔ)器62發(fā)送的圖像數(shù)據(jù)進(jìn)行期望的圖像處理。將由該圖像處理得到的圖像數(shù)據(jù)向驅(qū)動(dòng)部64輸出。

驅(qū)動(dòng)部64經(jīng)由數(shù)據(jù)總線66連接于圖像ip核63，響應(yīng)于從圖像ip核63接收的圖像數(shù)據(jù)，對(duì)連接于源極輸出s1~sx（x為2以上的整數(shù)）的顯示面板51的源極線進(jìn)行驅(qū)動(dòng)。關(guān)于驅(qū)動(dòng)部64的結(jié)構(gòu)，之后詳細(xì)地進(jìn)行說(shuō)明。

控制邏輯電路65根據(jù)從接口61接收的控制命令或控制參數(shù)來(lái)進(jìn)行顯示驅(qū)動(dòng)器52的各電路的控制?？刂七壿嬰娐?5也作為生成定時(shí)控制信號(hào)（例如，垂直同步信號(hào)或水平同步信號(hào)）的定時(shí)控制器進(jìn)行工作，所述定時(shí)控制信號(hào)為用于顯示驅(qū)動(dòng)器52的各電路的定時(shí)控制的信號(hào)。

圖13是示出驅(qū)動(dòng)部64的結(jié)構(gòu)的一個(gè)例子的電路圖。驅(qū)動(dòng)部64具備上述的結(jié)構(gòu)的x個(gè)半導(dǎo)體電路10（在此，x為2以上的整數(shù)）、參照電壓總線6、以及數(shù)據(jù)鎖存器671~67x。在此，在圖13中，為了將x個(gè)半導(dǎo)體電路10彼此區(qū)別而標(biāo)注有下標(biāo)。在圖13的結(jié)構(gòu)的驅(qū)動(dòng)部64中，為了向源極輸出s1~sx輸出源極電壓而使用半導(dǎo)體電路101~10x。向源極輸出s1~sx輸出的源極電壓被供給到連接于源極輸出s1~sx的顯示面板51的源極線，由此，驅(qū)動(dòng)該源極線。

從圖像ip核63經(jīng)由數(shù)據(jù)總線66向數(shù)據(jù)鎖存器671~67x供給與源極輸出s1~sx對(duì)應(yīng)的圖像數(shù)據(jù)d1~dx。在此，圖像數(shù)據(jù)d1~dx為（m+n）位數(shù)據(jù)。數(shù)據(jù)鎖存器671~67x分別將圖像數(shù)據(jù)d1~dx向半導(dǎo)體電路101~10x供給。

半導(dǎo)體電路101~10x分別對(duì)從數(shù)據(jù)鎖存器671~67x接收的圖像數(shù)據(jù)d1~dx進(jìn)行數(shù)字-模擬變換，將模擬輸出電壓vout1~voutx從差動(dòng)放大電路5的輸出輸出。在該數(shù)字-模擬變換中，使用從參照電壓總線6向半導(dǎo)體電路101~10x供給的參照電壓vref1~vrefq（q=2^m+1）。從半導(dǎo)體電路101~10x輸出的模擬輸出電壓vout1~voutx被供給到源極輸出s1~sx，用作對(duì)源極線進(jìn)行驅(qū)動(dòng)的源極電壓。

再有，在圖13中未圖示，但是，請(qǐng)注意：能夠在半導(dǎo)體電路101~10x與源極輸出s1~sx之間設(shè)置對(duì)半導(dǎo)體電路101~10x與源極輸出s1~sx之間的連接關(guān)系進(jìn)行切換的開關(guān)電路或預(yù)充電電路等。

在圖13所圖示的結(jié)構(gòu)中，由伽馬電路（參照電壓生成電路）70生成向驅(qū)動(dòng)部64供給的參照電壓vref1~vrefq。作為一個(gè)例子，伽馬電路70具備：電阻串71、錦標(biāo)賽電路72、前置放大器731~73p、以及電阻串74。

電阻串71被連接于高電位線79與低電位線80之間，為了利用分壓在各位置生成電壓v1~vr而使用。在本實(shí)施方式中，向高電位線79供給模擬電源電壓vsp，低電位線80被連接于電路接地。

錦標(biāo)賽電路72從電阻串71接收電壓v1~vr，將從電壓v1~vr之中選擇的電壓向前置放大器731~73p的每一個(gè)供給。分別根據(jù)參照電壓控制數(shù)據(jù)dref_ctrl1~dref_ctrlp來(lái)控制向前置放大器731~73p的每一個(gè)供給的電壓。在此，參照電壓控制數(shù)據(jù)dref_ctrl1~dref_ctrlp分別為在參照電壓vref1~vrefq的電壓電平的控制中使用的（s+t）位的數(shù)字?jǐn)?shù)據(jù)。參照電壓控制數(shù)據(jù)dref_ctrl1~dref_ctrlp分別與前置放大器731~73p對(duì)應(yīng)起來(lái)，根據(jù)參照電壓控制數(shù)據(jù)dref_ctrl1~dref_ctrlp來(lái)選擇從錦標(biāo)賽電路72向前置放大器731~73p供給的電壓。

前置放大器731~73p分別根據(jù)從錦標(biāo)賽電路72接收的電壓生成基準(zhǔn)電壓vstd1~vstdp，并向電阻串74供給。在此，生成基準(zhǔn)電壓vstd1~vstdp，以使?jié)M足下述的條件（1）。

。

電阻串74從前置放大器731~73p接收基準(zhǔn)電壓vstd1~vstdp，利用分壓來(lái)生成參照電壓vref1~vrefq。詳細(xì)地，向電阻串74的一端供給基準(zhǔn)電壓vstd1，向另一端供給基準(zhǔn)電壓vstdp?；鶞?zhǔn)電壓vstd2~vstd（p-1）被供給到電阻串74的中間的各位置。在電阻串74的各位置生成參照電壓vref1~vrefq，所生成的參照電壓vref1~vrefq經(jīng)由參照電壓總線6被供給到半導(dǎo)體電路101~10x的每一個(gè)的da變換器1、2中。在圖13的結(jié)構(gòu)的本實(shí)施方式的顯示驅(qū)動(dòng)器52中，通過(guò)適當(dāng)?shù)卣{(diào)節(jié)基準(zhǔn)電壓vstd1~vstdp的電壓電平，從而調(diào)節(jié)參照電壓vref1~vrefq的電壓電平，由此，能夠調(diào)節(jié)顯示驅(qū)動(dòng)器52的伽馬特性。

本實(shí)施方式的半導(dǎo)體電路10也能夠被用作伽馬電路70的錦標(biāo)賽電路72和前置放大器731~73p。圖14是示出該情況下的錦標(biāo)賽電路72的結(jié)構(gòu)的電路圖。在圖14中圖示了錦標(biāo)賽電路72之中與一個(gè)前置放大器73i對(duì)應(yīng)的電路部分的結(jié)構(gòu)。

錦標(biāo)賽電路72具備da變換器75、76和選擇器77、78。前置放大器73i被連接于選擇器77、78的輸出，與圖2等所圖示的差動(dòng)放大電路5同樣地構(gòu)成。在此，請(qǐng)注意圖14所圖示的結(jié)構(gòu)與圖1所圖示的半導(dǎo)體電路10的結(jié)構(gòu)相同。da變換器75、76、選擇器77、78和前置放大器73i分別進(jìn)行圖1所圖示的da變換器1、2、選擇器3、4和差動(dòng)放大電路5所對(duì)應(yīng)的工作。

詳細(xì)地，da變換器75、76分別被構(gòu)成為：根據(jù)參照電壓控制數(shù)據(jù)dref_ctrli的高位s位的值來(lái)選擇從電阻串71接收的電壓v1~vr之中的任一個(gè)，并輸出所選擇的電壓。在此，向da變換器75、76供給的電壓v1~vr的數(shù)目r為2^s+1。在以下，將由da變換器75選擇并輸出的電壓記載為選擇電壓vstdh，將由da變換器76選擇并輸出的電壓記載為選擇電壓vstdl。在此，da變換器75、76所選擇的選擇電壓vstdh、vstdl彼此不同，選擇電壓vstdh比選擇電壓vstdl高。

選擇器77、78根據(jù)參照電壓控制數(shù)據(jù)dref_ctrli的低位t位的值來(lái)對(duì)選擇電壓vstdh、vstdl的任一個(gè)進(jìn)行選擇，并輸出所選擇的電壓。由選擇器77選擇并輸出的電壓被用作向前置放大器73i供給的選擇輸入電壓vin1，由選擇器78選擇并輸出的電壓被用作向前置放大器73i供給的選擇輸入電壓vin2。

前置放大器73i被構(gòu)成為：從選擇器77、78接收選擇輸入電壓vin1、vin2，根據(jù)所接收的選擇輸入電壓vin1、vin2生成基準(zhǔn)電壓vstdi。在此，前置放大器73i與上述的差動(dòng)放大電路5同樣地構(gòu)成，根據(jù)參照電壓控制數(shù)據(jù)dref_ctrli的低位t位的值來(lái)調(diào)節(jié)基準(zhǔn)電壓vstdi的電壓電平。

雖然圖14所圖示的結(jié)構(gòu)的錦標(biāo)賽電路72和前置放大器73i具有進(jìn)行（s+t）位的分辨率的數(shù)字-模擬變換的功能，但是能夠?qū)⑺┙o的電壓v1~vr的數(shù)目r減少到2^s+1。

在以上，具體地記述了本發(fā)明的實(shí)施方式，但是，本發(fā)明不會(huì)理解為限定于上述的實(shí)施方式。與各種變更一起實(shí)施本發(fā)明而得到的發(fā)明對(duì)于本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。