本發(fā)明涉及模擬集成電路領(lǐng)域，尤其涉及一種用于比較器反轉(zhuǎn)電壓閾值修調(diào)判斷的電路。
背景技術(shù)：
：隨著集成電路高性能指標(biāo)的要求越來越高，芯片設(shè)計(jì)面臨高精度的要求日趨明顯，尤其是高精度的基準(zhǔn)源電路等設(shè)計(jì)，由于工藝誤差、失調(diào)等無法避免的因素，工藝廠生產(chǎn)出的芯片的電容和電阻值都有一定的工藝誤差，這些誤差會(huì)直接影響電路的性能甚至功能。為了解決這類工藝誤差問題，在芯片正常使用之前，需要利用修調(diào)技術(shù)來修正，使電路參數(shù)更精確、一致性更好。傳統(tǒng)的修調(diào)基準(zhǔn)方法只能根據(jù)測(cè)試基準(zhǔn)值的偏差進(jìn)行修調(diào)，其無法完成對(duì)設(shè)定的基準(zhǔn)閾值下比較器的反轉(zhuǎn)做出精準(zhǔn)的判斷。技術(shù)實(shí)現(xiàn)要素：為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種用于比較器反轉(zhuǎn)電壓閾值修調(diào)判斷的電路，以解決因失調(diào)及工藝偏差引起的誤差，提高比較器反轉(zhuǎn)時(shí)對(duì)應(yīng)閾值電壓的精度。本發(fā)明所采用的技術(shù)方案是：一種用于比較器反轉(zhuǎn)電壓閾值修調(diào)判斷的電路，其包括電壓轉(zhuǎn)換電路、比較器、邏輯控制電路以及選擇電路，所述電壓轉(zhuǎn)換電路的輸入端依次連接有比較器、邏輯控制電路以及選擇電路，所述選擇電路的輸出端與所述電壓轉(zhuǎn)換電路的輸入端連接，所述邏輯控制電路的輸出端與所述電壓轉(zhuǎn)換電路的輸入端連接；所述電壓轉(zhuǎn)換電路用于將輸入負(fù)電壓轉(zhuǎn)換為第一輸入電壓信號(hào)，并將第一輸入信號(hào)輸入至所述比較器，所述比較器用于比較所述第一電壓信號(hào)的電壓值與翻轉(zhuǎn)電壓的大小，并將結(jié)果輸出到邏輯控制電路；所述邏輯控制電路根據(jù)外部測(cè)試信號(hào)和所述比較器的輸出信號(hào)，輸出修調(diào)步長信號(hào)至所述選擇電路和電壓轉(zhuǎn)換電路，所述選擇電路通過不同的修調(diào)步長改變輸入至電壓轉(zhuǎn)換電路的電壓，根據(jù)比較器的翻轉(zhuǎn)波形和邏輯電路的輸出波形，確定修調(diào)方案。進(jìn)一步，所述電壓轉(zhuǎn)換電路包括第一電流源、第二電流源、第一mos管、第二mos管以及第一電阻，所述第一電流源的正輸出端與所述第一mos管的源極，所述第一mos管的漏極通過第一電阻與所述選擇電路的輸出連接，所述第二電流源的正輸出端與所述第二mos管的源極連接，所述第二mos管的漏極與地連接，所述m第一mos管與第二mos管的柵極與所述邏輯控制電路的輸出端連接。進(jìn)一步，所述選擇電路包括第一輸入端、第二輸入端、第三輸入端、第一反相器、第二反相器、第三反相器、第三mos管、第四mos管、第五mos管、第十一mos管、第十二mos管、第十三mos管、第三電流源、第五電流源以及第六電流源，所述第一輸入端通過第三反相器分別與所述第五mos管的柵極和第十三mos管的柵極連接，所述第五mos管的源極與所述第四mos管的漏極連接，所述第四mos管的源極與所述第六電流源的負(fù)輸出端連接，所述第十三mos管的源極與所述第十二mos管的漏極連接，所述第五mos管的漏極和第十三mos管的漏極與所述電壓轉(zhuǎn)換電路的輸入端連接，所述第二輸入端分別與所述第一反相器的輸入端和第三mos管的柵極連接，所述第三mos管的源極與第五電流源的負(fù)輸出端連接，所述第三mos管的漏極與所述第五mos管的源極連接，所述第一反相器的輸出端與所述第十一mos管的柵極連接，所述第十一mos管的源極與所述第三電流源的的正輸出端連接，所述第十一mos管的漏極與所述第十三mos管的源極連接；所述第三輸入端分別與所述第四mos管的柵極和第二反相器的輸入端連接，所述第二反相器的輸出端與所述第十二mos管的柵極連接，所述第十二mos管的源極與所述第四電流源的正輸出端連接，所述第十二mos管的漏極與所述第十三mos管的源極連接。進(jìn)一步，所述邏輯控制電路包括移位寄存器，所述移位寄存器的輸入端與所述比較器的輸出端連接，所述移位寄存器的輸出端分別與所述選擇電路的輸入端和所述電壓轉(zhuǎn)換電路的輸入端連接。進(jìn)一步，第一mos管、第二mos管、第十一mos管、第十二mos管、第十三mos管均為n型mos管，所述第三mos管、第四mos管、第五mos管均為p型mos管。本發(fā)明的有益效果是：利用邏輯控制電路接收四個(gè)周期的波形，控制選擇電路輸出不同修調(diào)步長，然后通過電壓轉(zhuǎn)換電路使比較器輸出翻轉(zhuǎn)波形，通過輸出端檢測(cè)此波形，確定修調(diào)方案，完成對(duì)輸入電壓精確控制的電路修調(diào)。附圖說明下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步說明：圖1是本發(fā)明一具體實(shí)施例的電路框圖；圖2是本發(fā)明一具體實(shí)施例中電壓轉(zhuǎn)換電路的原理圖；圖3是本發(fā)明一具體實(shí)施例中選擇電路的電路原理圖；圖4是本發(fā)明一具體實(shí)施例中修調(diào)波形圖。具體實(shí)施方式需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。如圖1所示，一種用于比較器反轉(zhuǎn)電壓閾值修調(diào)判斷的電路，其包括電壓轉(zhuǎn)換電路、比較器、邏輯控制電路以及選擇電路，所述電壓轉(zhuǎn)換電路的輸入端依次連接有比較器、邏輯控制電路以及選擇電路，所述選擇電路的輸出端與所述電壓轉(zhuǎn)換電路的輸入端連接，所述邏輯控制電路的輸出端與所述電壓轉(zhuǎn)換電路的輸入端連接；所述電壓轉(zhuǎn)換電路用于將輸入負(fù)電壓轉(zhuǎn)換為第一輸入電壓信號(hào)，并將第一輸入信號(hào)輸入至所述比較器，所述比較器用于比較所述第一電壓信號(hào)的電壓值與翻轉(zhuǎn)電壓的大小，并將結(jié)果輸出到邏輯控制電路；所述邏輯控制電路根據(jù)外部測(cè)試信號(hào)和所述比較器的輸出信號(hào)，輸出修調(diào)步長信號(hào)至所述選擇電路和電壓轉(zhuǎn)換電路，所述選擇電路通過不同的修調(diào)步長改變輸入至電壓轉(zhuǎn)換電路的電壓，根據(jù)比較器的翻轉(zhuǎn)波形和邏輯電路的輸出波形，確定修調(diào)方案。本電路利用邏輯控制電路接收四個(gè)周期的波形，控制選擇電路輸出不同修調(diào)步長，然后通過電壓轉(zhuǎn)換電路使比較器輸出翻轉(zhuǎn)波形，通過輸出端檢測(cè)此波形，確定修調(diào)方案，完成對(duì)輸入電壓精確控制的電路修調(diào)。如圖2所示，所述電壓轉(zhuǎn)換電路包括第一電流源i1、第二電流源i2、第一mos管n1、第二mos管n2以及第一電阻r1，所述第一電流源i1的正輸出端與所述第一mos管n1的源極，所述第一mos管n1的漏極通過第一電阻r1與所述選擇電路的輸出連接，所述第二電流源i2的正輸出端與所述第二mos管n2的源極連接，所述第二mos管n2的漏極與地連接，所述m第一mos管n1與第二mos管n2的柵極與所述邏輯控制電路的輸出端連接。如圖3所示，所述選擇電路包括第一輸入端step1、第二輸入端step2、第三輸入端step3、第一反相器inv1、第二反相器inv2、第三反相器inv3、第三mos管n3、第四mos管n4、第五mos管n5、第十一mos管p1、第十二mos管p2、第十三mos管p3、第三電流源i3、第五電流源i5以及第六電流源16，所述第一輸入端step1通過第三反相器inv3分別與所述第五mos管n5的柵極和第十三mos管p3的柵極連接，所述第五mos管n5的源極與所述第四mos管n4的漏極連接，所述第四mos管n4的源極與所述第六電流源i6的負(fù)輸出端連接，所述第十三mos管p3的源極與所述第十二mos管p2的漏極連接，所述第五mos管n5的漏極和第十三mos管p3的漏極與所述電壓轉(zhuǎn)換電路的輸入端連接，所述第二輸入端step2分別與所述第一反相器inv1的輸入端和第三mos管n3的柵極連接，所述第三mos管n3的源極與第五電流源i5的負(fù)輸出端連接，所述第三mos管n3的漏極與所述第五mos管n5的源極連接，所述第一反相器inv1的輸出端與所述第十一mos管p1的柵極連接，所述第十一mos管p1的源極與所述第三電流源i3的的正輸出端連接，所述第十一mos管p1的漏極與所述第十三mos管p3的源極連接；所述第三輸入端step3分別與所述第四mos管n4的柵極和第二反相器inv2的輸入端連接，所述第二反相器inv2的輸出端與所述第十二mos管p2的柵極連接，所述第十二mos管p2的源極與所述第四電流源的正輸出端連接，所述第十二mos管p2的漏極與所述第十三mos管p3的源極連接。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述邏輯控制電路包括移位寄存器，所述移位寄存器的輸入端與所述比較器的輸出端連接，所述移位寄存器的輸出端分別與所述選擇電路的輸入端和所述電壓轉(zhuǎn)換電路的輸入端連接。進(jìn)一步作為優(yōu)選的實(shí)施方式，第一mos管n1、第二mos管n2、第十一mos管p1、第十二mos管p2、第十三mos管p3均為n型mos管，所述第三mos管、第四mos管、第五mos管均為p型mos管。以下為一具體實(shí)施例：在本實(shí)施例中，輸入電壓經(jīng)過電壓轉(zhuǎn)換電路的轉(zhuǎn)換，利用比較器與地電壓進(jìn)行比較，生成比較器輸出信號(hào)，test端為外加方波信號(hào)，通過邏輯控制電路與比較器的輸出信號(hào)的值共同決定輸出out的值及step1，2，3的值，step1，2，3輸出到選擇電路，通過選擇電路的開關(guān)控制，改變電流從而改變輸出到比較器的電壓值，通過test四個(gè)周期的波形，可完成選擇電路不同步長下比較器的翻轉(zhuǎn)波形，通過輸出端out檢測(cè)此波形，確定修調(diào)方案，完成對(duì)輸入電壓精確控制的電路修調(diào)。結(jié)合圖1至圖3，參見圖4為本發(fā)明中修調(diào)波形圖，其中test為外加測(cè)試輸入信號(hào)，為周期方波信號(hào)，step1、step2、step3為輸出到選擇電路的步長判斷信號(hào)。out為輸出測(cè)試信號(hào)，用于修調(diào)判斷。輸入電壓vth為以精確恒定的基準(zhǔn)值，此例中采用負(fù)值。當(dāng)外部test輸入信號(hào)在經(jīng)過兩個(gè)上升沿后testok翻轉(zhuǎn)此時(shí)進(jìn)入檢測(cè)模式，此時(shí)step1為高電平，step2、step3為低電平，p1，p2，n3，n4關(guān)斷，流過r1的電流僅為i1，判斷比較器的輸出y，當(dāng)輸出y為高(1)說明i1*r1+vth+v0＞0(其中v0為比較器的失調(diào)電壓)，輸出為低(0)時(shí)i1*r1+vth+v0＜0，以輸出為低為例，y為低時(shí)vth的值無法使比較器翻轉(zhuǎn)，我們要通過增大流過r1的電流值來進(jìn)行修正，在testok后test的第一個(gè)周期里此y信號(hào)輸出到邏輯控制電路并儲(chǔ)存起來，在第二個(gè)周期的下降沿時(shí)，上一周期存儲(chǔ)的y信號(hào)控制step1信號(hào)的翻轉(zhuǎn)，當(dāng)y為1時(shí)step1翻轉(zhuǎn)為0，當(dāng)y為0時(shí)step1保持為1，并保持下去。以y為0為列，step1保持為1，同時(shí)step2翻轉(zhuǎn)為1，此時(shí)step2的翻轉(zhuǎn)完全由邏輯電路控制不受比較器的輸出y的影響，step2為1后，比較器的輸出值y由(i1+i3)*r1+vth+v0的值決定，當(dāng)(i1+i3)*r1+vth+v0＜0說明i3的補(bǔ)償還不足以使比較器翻轉(zhuǎn)，需要在下個(gè)周期里繼續(xù)增大電流值，如果(i1+i3)*r1+vth+v0＞0則需要分兩步說明，由于2i4＝i3，如果(i1+i4)*r1+vth+v0＞0說明i3的補(bǔ)償太大，采用i4的補(bǔ)償，(i1+i4)*r1+vth+v0＜0，采用i3的補(bǔ)償。此y信號(hào)輸出到邏輯控制電路并儲(chǔ)存，在第三個(gè)周期的下降沿時(shí)，此信號(hào)控制step2信號(hào)的高低，當(dāng)y為1時(shí)step2翻轉(zhuǎn)為0，當(dāng)y為0時(shí)step2保持為1，并保持下去。同時(shí)step3翻轉(zhuǎn)為高電平，此時(shí)step3的翻轉(zhuǎn)完全由邏輯電路控制不受比較器的輸出y的影響，step3為1后，比較器的輸出值y由(i1+i3+i4)*r1+vth+v0的值決定，當(dāng)(i1+i3+i4)*r1+vth+v0＜0說明i3+i4的補(bǔ)償還不足以使比較器翻轉(zhuǎn)，此判斷為不良品，當(dāng)(i1+i3+i4)*r1+vth+v0＞0說明i3+i4的補(bǔ)償可以修正此時(shí)由失調(diào)引起的偏差。此y的值決定在第四個(gè)周期下降沿時(shí)step3信號(hào)的高低，當(dāng)y為1時(shí)step3翻轉(zhuǎn)為0，當(dāng)y為0時(shí)step3保持為1，并保持下去。進(jìn)入檢測(cè)模式后比較器的輸出為高，則比較器的輸出信號(hào)在輸出到邏輯控制信號(hào)后，在邏輯控制電路里反向，以保證在整個(gè)過程中輸出檢測(cè)的統(tǒng)一性。具體修調(diào)步長如表一所示，其中1，2，3，代表流過r1的電流增加i1的倍數(shù)，負(fù)值代表減小的倍數(shù)。step1step2step3001-1010-2011-31000101111021113表一其中進(jìn)入測(cè)試模式后，第二個(gè)下降沿后一個(gè)周期的out值對(duì)應(yīng)為step1的值，第三個(gè)下降沿后一個(gè)周期的out值對(duì)應(yīng)為step2的值，第四個(gè)下降沿后一個(gè)周期的out值對(duì)應(yīng)為step3的值，根據(jù)out在進(jìn)入測(cè)試模式后第二個(gè)下降沿后三個(gè)周期里的值來判斷電路的修調(diào)步長。其中tr1，tr2，tr3為t1，t2，t3熔絲對(duì)應(yīng)的輸出信號(hào)，當(dāng)t1，t2，t3熔絲不燒時(shí)，tr1，tr2，tr3輸出為低電平，熔斷后輸出為高電平。step1對(duì)應(yīng)t1熔絲的通斷，step1為高時(shí)t1不動(dòng)，為低燒斷t1，step2，對(duì)應(yīng)t2，step2為高時(shí)t2燒斷，為低t2不動(dòng)，step3，對(duì)應(yīng)t3，step3為高時(shí)t3燒斷，為低t3不動(dòng)，在進(jìn)入正常模式后，test端浮空，step1，step2，step3的信號(hào)完全由tr1，tr2，tr3的值決定，完全不受比較器輸出y的影響。以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。當(dāng)前第1頁12