技術特征：

技術總結
本發(fā)明提供一種時間交織模數(shù)轉換系統(tǒng)的數(shù)據(jù)緩存與重現(xiàn)系統(tǒng)，該系統(tǒng)為提高數(shù)據(jù)的緩存準確率，設計了高精度的時間交織ADC多相時鐘，同時充分利用了FPGA的內(nèi)部資源，降低了系統(tǒng)的集成復雜度和硬件成本，通過對采樣數(shù)據(jù)的合理存儲，并對TIADC系統(tǒng)存在的偏誤誤差、增益誤差以及時間相位誤差做了數(shù)字后端補償，最后完成數(shù)據(jù)上傳上位機，測試結果比較真實地還原了輸入信號的形態(tài)，數(shù)字后端補償改善了TIADC系統(tǒng)的SNR(信噪比)與ENOB(有效位數(shù))等性能。

技術研發(fā)人員：譚洪舟;蔡彬;李宇;劉崇慶;呂立鈞;農(nóng)革
受保護的技術使用者：中山大學;廣東順德中山大學卡內(nèi)基梅隆大學國際聯(lián)合研究院
技術研發(fā)日：2017.04.10
技術公布日：2017.09.01