本發(fā)明屬于電路設(shè)計領(lǐng)域，涉及一種單粒子瞬態(tài)擾動加固鎖存電路。

背景技術(shù)：

電子器件在太空中工作時，會受到高能質(zhì)子、高能中子及宇宙重離子的轟擊。撞擊本身以及撞擊產(chǎn)生的次級粒子，都會在體硅上電離電子空穴對，當(dāng)電離積累的電荷數(shù)量達(dá)到一定量級時，會對電路狀態(tài)產(chǎn)生擾動。如：存儲類單元的位翻轉(zhuǎn)、組合邏輯中的瞬態(tài)脈沖等，這些效應(yīng)常被稱為單粒子效應(yīng)。

在大尺寸工藝條件下，單粒子效應(yīng)對電路的影響主要表現(xiàn)為單粒子翻轉(zhuǎn)（英文：singleeventupset，簡稱：seu），主要影響帶存儲結(jié)構(gòu)的電路。而對于小尺寸工藝而言，電路不但會受到單粒子翻轉(zhuǎn)效應(yīng)的影響，同樣也會受到單粒子瞬態(tài)（英文：singleeventtransient，簡稱：set）擾動效應(yīng)的影響。上述兩種效應(yīng)對電子器件在空間中應(yīng)用的穩(wěn)定性和可靠性產(chǎn)生了巨大的威脅。

國際上已經(jīng)展開了很多有關(guān)單粒子效應(yīng)加固設(shè)計的電路結(jié)構(gòu)研究。進(jìn)入深亞微米工藝之后，如何在不多占用功耗和面積條件下，提高器件抗單粒子效應(yīng)的能力，一直是大家關(guān)注的重點。

技術(shù)實現(xiàn)要素：

為了解決相關(guān)技術(shù)中因小尺寸電路工藝中單粒子翻轉(zhuǎn)以及單粒子瞬態(tài)擾動效應(yīng)的影響，導(dǎo)致電子器件在空間中的應(yīng)用的穩(wěn)定性和可靠性比較差的問題，本申請?zhí)峁┝艘环N單粒子瞬態(tài)擾動加固鎖存電路，其在不增加功耗和降低電路工作頻率的基礎(chǔ)上，利用無源器件組成一個低通濾波器，在數(shù)據(jù)數(shù)據(jù)輸入端對單粒子瞬態(tài)效應(yīng)產(chǎn)生的擾動進(jìn)行濾波，進(jìn)而提升鎖存器、觸發(fā)器等時序邏輯電路的抗單粒子效應(yīng)能力。

本發(fā)明的技術(shù)方案實現(xiàn)如下：

一種單粒子瞬態(tài)擾動加固鎖存電路，該單粒子瞬態(tài)擾動加固鎖存電路包括第一低通濾波單元以及鎖存器，其中：數(shù)據(jù)輸入端的第一路數(shù)據(jù)輸入與鎖存器的第一輸入端相連，該數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入通過第一低通濾波單元與鎖存器的第二輸入端相連，第一低通濾波單元是由無源器件組成的用于去除高頻信號的電路單元。

通過利用無源器件組成可以去除高頻信號的低通濾波單元，濾波能力僅需大于單粒子瞬態(tài)擾動產(chǎn)生的最大脈沖寬度，不會影響鎖存電路的工作頻率、電路結(jié)構(gòu)簡單；同時由于無源器件本身不會產(chǎn)生單粒子瞬態(tài)擾動，也不會增加存儲單元面積和功耗，所以能夠有效提高鎖存器、觸發(fā)器等時序邏輯電路的抗單粒子效應(yīng)的能力。

可選的，該第一低通濾波單元包括第一電阻和第一電容，該數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入通過依次串聯(lián)的第一電阻和第二電容與鎖存器的第二輸入端相連。

由于電阻和電容都為無源器件，本身不會產(chǎn)生單粒子瞬態(tài)擾動，所以非常適合用于鎖存器、觸發(fā)器等時序邏輯電路的單粒子效應(yīng)加固，同時又不增加功耗和降低電路工作頻率。第一低通濾波單元采用第一電阻和第一電容串聯(lián)的形式，在不增加電路面積、功耗，不降低電路工作頻率的基礎(chǔ)上，提高電路的抗單粒子效應(yīng)的能力。

可選的，第一電阻為高阻多晶電阻，第一電容為金屬與金屬層間(英文：metal-insulator-metal，簡稱：mim)電容。

第一電阻采用特殊的高阻多晶電阻，第一電容采用mim電容實現(xiàn)，高阻多晶實現(xiàn)時突破設(shè)計規(guī)則的最小線寬限制，電阻歸一化后的阻值能夠達(dá)到10k/方塊以上，從而縮小了版圖面積、提升了加固效率。

可選的，該單粒子瞬態(tài)擾動加固鎖存電路還包括串聯(lián)的第一反相器和第二反相器，該數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入依次通過串聯(lián)的第一反相器、第二反相器、第一低通濾波單元后與該鎖存器的第二輸入端相連。

通過引入在數(shù)據(jù)輸入端與第一低通濾波單元之間采用串聯(lián)的第一反相器和第二反相器，對第一低通濾波單元起到了防止與前級電路產(chǎn)生電阻分壓的保護(hù)作用。

可選的，該單粒子瞬態(tài)擾動加固鎖存電路還包括第二低通濾波單元，時鐘輸入端的時鐘輸入通過第二低通濾波單元控制鎖存器的數(shù)據(jù)寫入與鎖存，第二低通濾波單元是由無源器件組成的電路單元。

類似的，通過在時鐘輸入端增加無源器件組成的低通濾波單元，由于無源器件本身不會產(chǎn)生單粒子瞬態(tài)擾動，也不會增加存儲單元面積和功耗，所以在對鎖存器進(jìn)行時鐘控制時，能夠有效提高鎖存器、觸發(fā)器等時序邏輯電路的抗單粒子效應(yīng)的能力。

可選的，該單粒子瞬態(tài)擾動加固鎖存電路還包括第一傳輸門和第二傳輸門，其中：該時鐘輸入端的時鐘輸入通過第二低通濾波單元后，分別與第一傳輸門和第二傳輸門的柵極相連；數(shù)據(jù)輸入端的第一路數(shù)據(jù)輸入與第一傳輸門的輸入端相連，數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入在經(jīng)過第一低通濾波單元后與第二傳輸門的輸入端相連，第一傳輸門的輸出端與鎖存器的第一輸入端相連，第二傳輸門的輸出端與鎖存器的第二輸入端相連。

通過設(shè)置第一傳輸門和第二傳輸門，實現(xiàn)時鐘輸入對數(shù)據(jù)輸入向鎖存器寫入或鎖存數(shù)據(jù)的控制。

可選的，該第二低通濾波單元包括第二電阻和第二電容，時鐘輸入端的時鐘輸入依次通過串聯(lián)的第二電阻和第二電容后控制鎖存器的數(shù)據(jù)寫入與鎖存。

類似的，由于電阻和電容都為無源器件，第二低通濾波單元采用第二電阻和第二電容串聯(lián)的形式，在不增加電路面積、功耗，不降低電路工作頻率的基礎(chǔ)上，提高電路的抗單粒子效應(yīng)的能力。

可選的，第二電阻為高阻多晶電阻，第二電容為mim電容。

第二電阻采用特殊的高阻多晶電阻，第二電容采用mim電容實現(xiàn)，高阻多晶實現(xiàn)時突破設(shè)計規(guī)則的最小線寬限制，電阻歸一化后的阻值能夠達(dá)到10k/方塊以上，從而縮小了版圖面積、提升了加固效率。

可選的，該單粒子瞬態(tài)擾動加固鎖存電路還包括第三反相器和第四反相器，該時鐘輸入端的時鐘輸入依次經(jīng)過串聯(lián)的第三反相器、第四反相器、第二低通濾波單元后控制鎖存器的數(shù)據(jù)寫入與鎖存。

通過引入在時鐘輸入端與第二低通濾波單元之間采用串聯(lián)的第三反相器和第四反相器，對第二低通濾波單元起到了防止與前級電路產(chǎn)生電阻分壓的保護(hù)作用。

可選的，鎖存器為雙互鎖存儲單元（英文：dualinterlockedstoragecell，簡稱：dice）結(jié)構(gòu)。

應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性的，并不能限制本發(fā)明。

附圖說明

此處的附圖被并入說明書中并構(gòu)成本說明書的一部分，示出了符合本發(fā)明的實施例，并與說明書一起用于解釋本發(fā)明的原理。

圖1為傳統(tǒng)的基于dice結(jié)構(gòu)的鎖存器的示意圖；

圖2為帶延時濾波的單粒子瞬態(tài)擾動加固電路的示意圖；

圖3為基于muller_c單元的延時濾波結(jié)構(gòu)的示意圖；

圖4為本發(fā)明一個實施例中提供的單粒子瞬態(tài)擾動加固鎖存電路的示意圖。

具體實施方式

這里將詳細(xì)地對示例性實施例進(jìn)行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實施例中所描述的實施方式并不代表與本發(fā)明相一致的所有實施方式。相反，它們僅是與如所附權(quán)利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。

大尺寸工藝條件下只采用dice結(jié)構(gòu)實現(xiàn)抗輻射鎖存器的加固，圖1是傳統(tǒng)的基于dice鎖存結(jié)構(gòu)的示意圖，數(shù)據(jù)輸入接傳輸門1的一端，另一端分成兩路作為dice鎖存結(jié)構(gòu)的輸入。時鐘輸入接傳輸門1的柵極，控制傳輸門1的寫入與鎖存。該結(jié)構(gòu)在小尺寸下不具備抗單粒子瞬態(tài)擾動效應(yīng)的能力，單粒子瞬態(tài)擾動會通過數(shù)據(jù)輸入和時鐘輸入傳輸，最終導(dǎo)致鎖存器的寫入與鎖存錯誤。所以，在深亞微米小尺寸、較高工作頻率條件下，傳統(tǒng)的dice結(jié)構(gòu)已經(jīng)不再有良好的抗單粒子效應(yīng)的能力。

但隨著工藝尺寸的降低，電路工作頻率的增加，單粒子瞬態(tài)擾動成為出錯的主要因素。即使dice結(jié)構(gòu)有很好的抗靜態(tài)單粒子翻轉(zhuǎn)效應(yīng)的能力，但在數(shù)據(jù)輸入端和時鐘輸入端的擾動錯誤使得dice結(jié)構(gòu)的防護(hù)能力直線下降。所以，小尺寸條件下利用dice結(jié)構(gòu)進(jìn)行單粒子輻射效應(yīng)的加固已經(jīng)不能滿足航天實際應(yīng)用的需求。為了提升小尺寸條件下dice結(jié)構(gòu)抗單粒子瞬態(tài)擾動效應(yīng)的能力，研究出了一種基于muller_c單元的延時濾波加固觸發(fā)器。圖2是本發(fā)明一個實施例中提供的帶延時濾波的單粒子瞬態(tài)擾動加固電路的示意圖，該單粒子瞬態(tài)擾動加固電路數(shù)據(jù)輸入端經(jīng)過延時濾波2，與傳輸門2的一端相連，另一端分成兩路作為dice鎖存結(jié)構(gòu)的輸入。時鐘輸入端經(jīng)過延時濾波1，與傳輸門2的柵極相連，控制傳輸門的寫入與鎖存?；趍uller_c的延時濾波單元如圖3所示。理論上該結(jié)構(gòu)能夠很好的抑制單粒子瞬態(tài)擾動效應(yīng)；但實際上，該結(jié)構(gòu)有兩個缺陷：（1）muller_c單元本身產(chǎn)生的擾動不能被消除，為此如果增加muller_c單元的驅(qū)動，則會耗費(fèi)更多面積和功耗。（2）由于增加了時間延時，降低觸發(fā)器的最高工作頻率，所以該結(jié)構(gòu)不適合在時序要求很高的電路中使用。

如圖3所示，為基于muller_c單元的延時濾波結(jié)構(gòu)的示意圖。結(jié)構(gòu)主要由muller_c單元和延時電路組成。muller_c單元由晶體管pmos1、pmos2、nmos1、nmos2串聯(lián)形成一個表決結(jié)構(gòu)，pmos1和nmos1組成一路輸入，pmos2和nmos2組成另一路輸入。只有當(dāng)兩路輸入相同時，muller_c單元才輸出輸入信號的反向。延時電路由很多級反向器組成，使得pmos1和nmos1的控制信號與pmos2和nmos2的控制信號形成一定的延時錯位。該延時必須要大于單粒子瞬態(tài)擾動的脈寬。

針對于此，本發(fā)明提供了一種單粒子瞬態(tài)擾動加固鎖存電路，其選用無源器件組成可以去除高頻信號的低通濾波單元，以對數(shù)據(jù)輸入端的數(shù)據(jù)輸入進(jìn)行濾波，不會影響鎖存電路的工作頻率、電路結(jié)構(gòu)簡單，且無源器件本身不會產(chǎn)生單粒子瞬態(tài)擾動，也不會增加存儲單元面積和功耗，所以能夠有效提高鎖存器、觸發(fā)器等時序邏輯電路的抗單粒子效應(yīng)的能力。

在一種實現(xiàn)中，該單粒子瞬態(tài)擾動加固鎖存電路可以包括第一低通濾波單元以及鎖存器，數(shù)據(jù)輸入端的第一路數(shù)據(jù)輸入與所述鎖存器的第一輸入端相連，所述數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入通過所述第一低通濾波單元與所述鎖存器的第二輸入端相連，所述第一低通濾波單元是由無源器件組成的用于去除高頻信號的電路單元。

在一種可能的實現(xiàn)方式中，請參見圖4所示，其是本發(fā)明一個實施例中提供的基于電阻和電容濾波的單粒子瞬態(tài)擾動加固鎖存電路的結(jié)構(gòu)示意圖，第一低通濾波單元包括第一電阻r1和第一電容c1，數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入通過依次串聯(lián)的第一電阻r1和第二電容c1后與鎖存器的第二輸入端相連。

為了減少電路版圖，這里的第一電阻r1可以采用特殊的高阻多晶，第一電容c1可以采用深亞微米特有的mim電容，形成一個由r-c（英文：resistance-capacitance，中文：電阻-電容）組成的第一低通濾波單元，濾波能力僅需大于單粒子瞬態(tài)擾動產(chǎn)生的最大脈沖寬度，不會影響鎖存電路的工作頻率、電路結(jié)構(gòu)簡單。同時，由于電阻和電容都為無源器件，本身不會產(chǎn)生單粒子瞬態(tài)擾動，也不會增加存儲單元面積和功耗，所以能夠有效提高鎖存器、觸發(fā)器等時序邏輯電路的抗單粒子效應(yīng)的能力。

為了防止第一低通濾波單元和前級電路產(chǎn)生大電阻分壓，單粒子瞬態(tài)擾動加固鎖存電路還包括串聯(lián)的第一反相器和第二反相器，數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入依次通過串聯(lián)的第一反相器、第二反相器、第一低通濾波單元后與鎖存器的第二輸入端相連。也就是說，數(shù)據(jù)輸入端與第一反相器的輸入端連接，第一反相器的輸出端與第二反相器的輸入端連接，第二反相器的輸出端與第一電阻r1的第一端連接，第一電阻r1的第二端與第一電容c1連接，第一電容c1接地。

在一些電路中，通常還會需要時鐘信號對數(shù)據(jù)信號的寫入和鎖存進(jìn)行控制，此時單粒子瞬態(tài)擾動加固鎖存電路一般還包括有用于輸入時鐘信號的時鐘輸入線路，此時，為了避免時鐘輸入線路的單粒子瞬態(tài)擾動，該單粒子瞬態(tài)擾動加固鎖存電路還可以包括第二低通濾波單元，時鐘輸入端的時鐘輸入通過第二低通濾波單元控制鎖存器的數(shù)據(jù)寫入與鎖存，第二低通濾波單元是由無源器件組成的電路單元。

可選的，第二低通濾波單元包括第二電阻r2和第二電容c2，時鐘輸入端的時鐘輸入依次通過串聯(lián)的第二電阻r2和第二電容c2后控制鎖存器的數(shù)據(jù)寫入與鎖存。

類似的，為了減少電路版圖，這里的第二電阻r2可以采用特殊的高阻多晶，第二電容c2可以采用深亞微米特有的mim電容。

在實際應(yīng)用中，第一電阻r1和第二電阻r2的取值可以相同或不同，第二電容c1和第二電容c2的取值可以相同或不同，可以根據(jù)實際需要過濾的高頻信號的頻率進(jìn)行設(shè)定，本實施例對此不進(jìn)行限定。

為了保證時鐘輸入經(jīng)過第二低通濾波單元后可以控制鎖存器的數(shù)據(jù)寫入與鎖存，本申請中提供的單粒子瞬態(tài)擾動加固鎖存電路還包括第一傳輸門和第二傳輸門，其中：時鐘輸入端的時鐘輸入通過第二低通濾波單元后，分別與第一傳輸門和第二傳輸門的柵極相連；數(shù)據(jù)輸入端的第一路數(shù)據(jù)輸入與第一傳輸門的輸入端相連，數(shù)據(jù)輸入端的第二路數(shù)據(jù)輸入在經(jīng)過第一低通濾波單元后與第二傳輸門的輸入端相連，第一傳輸門的輸出端與鎖存器的第一輸入端相連，第二傳輸門的輸出端與鎖存器的第二輸入端相連。

也就是說，時鐘輸入在經(jīng)過第二電阻r2和第二電容c2后分為兩路，分別控制數(shù)據(jù)輸入端的第一路數(shù)據(jù)輸入和第二路數(shù)據(jù)輸入，此時，時鐘輸入在經(jīng)過第二電阻r2和第二電容c2后分為的兩路中，一路與第一傳輸門的柵極相連，另一路與第二傳輸門的柵極相連，而第一傳輸門連接于數(shù)據(jù)輸入端第一路數(shù)據(jù)輸入與鎖存器的第一輸入端之間，第二傳輸門連接于第一低通濾波單元與鎖存器的第二輸入端之間。

類似的，為了防止第二低通濾波單元和前級電路產(chǎn)生大電阻分壓，該單粒子瞬態(tài)擾動加固鎖存電路還包括第三反相器和第四反相器，時鐘輸入端的時鐘輸入依次經(jīng)過串聯(lián)的第三反相器、第四反相器、第二低通濾波單元后控制鎖存器的數(shù)據(jù)寫入與鎖存。也就是說，時鐘輸入端與第三反相器的輸入端連接，第三反相器的輸出端與第四反相器的輸入端連接，第四反相器的輸出端與第二電阻r2的第一端連接，第二電阻r2的第二端與第二電容c1連接，第二電容c1接地。

當(dāng)?shù)诙窋?shù)據(jù)輸入信號經(jīng)過第一電阻r1和第一電容c1濾波后得到的信號與第一路數(shù)據(jù)輸入信號相同時，鎖存器則鎖存對應(yīng)的狀態(tài)信號。

綜上所述，本發(fā)明實施例提供的單粒子瞬態(tài)擾動加固鎖存電路，通過利用無源器件組成可以去除高頻信號的低通濾波單元，濾波能力僅需大于單粒子瞬態(tài)擾動產(chǎn)生的最大脈沖寬度，不會影響鎖存電路的工作頻率、電路結(jié)構(gòu)簡單；同時由于無源器件本身不會產(chǎn)生單粒子瞬態(tài)擾動，也不會增加存儲單元面積和功耗，所以能夠有效提高鎖存器、觸發(fā)器等邏輯電路的抗單粒子效應(yīng)的能力。

本領(lǐng)域技術(shù)人員在考慮說明書及實踐這里發(fā)明的發(fā)明后，將容易想到本發(fā)明的其它實施方案。本申請旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未發(fā)明的本技術(shù)領(lǐng)域中的公知常識或慣用技術(shù)手段。說明書和實施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。

應(yīng)當(dāng)理解的是，本發(fā)明并不局限于上面已經(jīng)描述并在附圖中示出的精確結(jié)構(gòu)，并且可以在不脫離其范圍進(jìn)行各種修改和改變。本發(fā)明的范圍僅由所附的權(quán)利要求來限制。