本發(fā)明涉及存儲(chǔ)技術(shù)領(lǐng)域，特別涉及在mlc(multi-levelcell，多層單元閃存)閃存中基于雙層ldpc(lowdensityparitycheckcode，低密度奇偶校驗(yàn)碼)的編、譯碼方法。

背景技術(shù)：

大數(shù)據(jù)和云存儲(chǔ)在帶來無限機(jī)遇的同時(shí)，也給信息領(lǐng)域帶來了諸多的風(fēng)險(xiǎn)和挑戰(zhàn)。傳統(tǒng)的存儲(chǔ)技術(shù)已不能適應(yīng)當(dāng)前高集成度低功耗快速集成電路技術(shù)的發(fā)展。非易失存儲(chǔ)(non-volatilememory,nvm)技術(shù)因其具有高集成度、低靜態(tài)功耗、高讀寫訪問速度、非易失、體積小等優(yōu)良特性成為當(dāng)前研究熱點(diǎn)。nandflash存儲(chǔ)器具有容量大，改寫速度快等優(yōu)點(diǎn)，適用于大量數(shù)據(jù)的存儲(chǔ)，因而在業(yè)界得到了越來越廣泛的應(yīng)用。

隨著半導(dǎo)體器件尺寸的不斷縮小和多層式存儲(chǔ)高密度技術(shù)的使用，急需解決nand閃存所面臨的可靠性降低、讀寫延時(shí)加長、p/e次數(shù)減少等主要問題。

存儲(chǔ)可靠性是mlc閃存的一個(gè)關(guān)鍵技術(shù)指標(biāo)。高密度使存儲(chǔ)的可靠性降低，表現(xiàn)為較低的p/e循環(huán)耐久性，較短的數(shù)據(jù)保持，以及增加的對擾動(dòng)和干擾影響的敏感性。

ldpc碼憑借其優(yōu)異的糾錯(cuò)性能和低譯碼復(fù)雜度獲得了廣泛關(guān)注，并在眾多領(lǐng)域和標(biāo)準(zhǔn)中得到應(yīng)用。因此基于ldpc碼的編碼技術(shù)來研究高密度低功耗閃存存儲(chǔ)可靠性問題對提升mlc閃存存儲(chǔ)器的綜合性能有著深遠(yuǎn)意義。

當(dāng)前的mlc閃存中，每個(gè)單元的2位比特信息被映射到2個(gè)不同的頁中，采用相同的編碼方案，沒有考慮mlc閃存信道的非對稱的特性，浪費(fèi)了過多的冗余，降低了系統(tǒng)的存儲(chǔ)效率和容量。隨著p/e循環(huán)次數(shù)增加，固定的糾錯(cuò)碼方案無法糾正更多的隨機(jī)錯(cuò)誤，導(dǎo)致譯碼失敗，降低mlc閃存的存儲(chǔ)使用壽命。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明結(jié)合mlc存儲(chǔ)信道特性，提出一種mlc閃存中基于雙層ldpc碼的編、譯碼方法，優(yōu)化mlc存儲(chǔ)使用期內(nèi)不同階段的系統(tǒng)性能，實(shí)現(xiàn)延遲控制，提高系統(tǒng)容量和存儲(chǔ)效率。

mlc閃存中基于雙層ldpc碼的編、譯碼方法，包括對mlc閃存進(jìn)行雙層ldpc碼的編碼，以及進(jìn)行雙層ldpc碼的譯碼。

其中編碼過程為：

步驟1-1、對mcl上頁數(shù)據(jù)進(jìn)行編碼，使用雙層ldpc碼的下層校驗(yàn)矩陣進(jìn)行編碼，產(chǎn)生上頁冗余1；

步驟1-2、對mcl上頁數(shù)據(jù)和上頁冗余1進(jìn)行二次編碼，使用雙層ldpc碼的上層校驗(yàn)矩陣進(jìn)行編碼，產(chǎn)生上頁冗余2并存放在mcl下頁中；

步驟1-3、對mcl下頁數(shù)據(jù)和上頁冗余2一起進(jìn)行編碼，使用雙層ldpc碼的下層校驗(yàn)矩陣的變種形式進(jìn)行高碼率編碼，產(chǎn)生下頁冗余；

步驟1-4、對mcl上、下頁產(chǎn)生的碼字進(jìn)行mlc閃存編程。

譯碼過程為：

步驟2-1、mlc讀取數(shù)據(jù)前先進(jìn)行門限電壓感測，采用4比特低精度的電壓感測；

步驟2-2、根據(jù)進(jìn)行mlc下頁譯碼，若失敗則提高到6比特電壓感測精度，再譯碼，直到達(dá)到預(yù)定精度；若成功，則在緩存中存儲(chǔ)mlc下頁中所包含的mlc上頁冗余2信息；

步驟2-3、根據(jù)進(jìn)行mlc上頁譯碼，若成功，則譯碼結(jié)束；否則進(jìn)入步驟2-4；

步驟2-4、判斷是否二次讀取緩存中的額外冗余：若是則提高電壓感測精度，繼續(xù)譯碼，直到達(dá)到預(yù)定精度為止；否則進(jìn)入步驟2-5；

步驟2-5、讀取緩存中mlc上頁冗余2信息，進(jìn)入步驟2-6；

步驟2-6、進(jìn)行雙層ldpc碼譯碼，若失敗返回步驟2-4；否則譯碼成功。

本發(fā)明根據(jù)mlc閃存中不同頁之間的錯(cuò)誤差異特性，實(shí)現(xiàn)ldpc碼的不等保護(hù)，并將雙層ldpc碼的上層額外檢驗(yàn)比特存儲(chǔ)在糾錯(cuò)性能較好的mlc下頁中，當(dāng)糾錯(cuò)性能較差的mlc上頁讀取失敗后，調(diào)用上層額外校驗(yàn)比特信息，進(jìn)行雙層ldpc碼譯碼。

其有益效果是：首次提出mlc中雙層ldpc碼的概念，充分考慮mlc中不同頁之間錯(cuò)誤特性不同的特點(diǎn)，實(shí)現(xiàn)不同頁面之間差異編碼方法，提高存儲(chǔ)系統(tǒng)容量；基于雙層ldpc碼的自適應(yīng)方法，只在mlc上頁讀取失敗的情況下調(diào)用額外的比特信息進(jìn)行雙層ldpc碼譯碼，降低系統(tǒng)時(shí)延。

附圖說明

圖1為本發(fā)明實(shí)施例mlc中雙層ldpc碼tanner圖；

圖2為圖1實(shí)施例中基于雙層ldpc碼自適應(yīng)方案的編碼流程圖；

圖3為圖1實(shí)施例中基于雙層ldpc碼自適應(yīng)方案的譯碼流程圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

圖1為雙層ldpc碼對用的雙層tanner圖，包括上層子圖和下層子圖。公式(1)中htwo為雙層ldpc碼的校驗(yàn)矩陣，hup和hlow分別為上層子圖和下層子圖,n為雙層ldpc碼的碼長，k1和k2分別表示下層ldpc碼和上層ldpc碼的校驗(yàn)比特長度。x為雙層ldpc碼的碼字，r為上層ldpc碼產(chǎn)生的額外比特信息。

其中，若為非奇異矩陣，則k1校驗(yàn)比特信息可由公式(2)計(jì)算得出。

上層ldpc碼的額外比特信息r可根據(jù)公式(3)計(jì)算得出。

對進(jìn)行行消去，可得到用于對mlc下頁要存儲(chǔ)的信息進(jìn)行編碼，包括雙層ldpc碼的額外比特信息r。

以下結(jié)合圖2和圖3，對本實(shí)施例進(jìn)行說明。

雙層ldpc碼的校驗(yàn)矩陣無短環(huán)設(shè)計(jì)。定義圖1中虛線短環(huán)為雙層ldpc碼的短環(huán)，因此在構(gòu)造雙層ldpc碼時(shí)，要確保雙層ldpc碼的htwo無短環(huán)無短停止距離，從而使以及也滿足無短環(huán)無短停止距離。

步驟1、對mcl上頁數(shù)據(jù)進(jìn)行編碼，使用雙層ldpc碼的下層校驗(yàn)矩陣進(jìn)行編碼，產(chǎn)生上頁冗余1:

步驟2、對mcl上頁數(shù)據(jù)和上頁冗余1進(jìn)行二次編碼，使用雙層ldpc碼的上層校驗(yàn)矩陣進(jìn)行編碼，產(chǎn)生上頁冗余2：并存放在mcl下頁中。

步驟3、對mcl下頁數(shù)據(jù)和上頁冗余2一起進(jìn)行編碼，使用雙層ldpc碼的下層校驗(yàn)矩陣的變種形式進(jìn)行高碼率編碼，產(chǎn)生下頁冗余。

步驟4、對mcl上、下頁產(chǎn)生的碼字進(jìn)行mlc閃存編程。以上為mlc存儲(chǔ)中雙層ldpc碼編碼過程，如圖2所示。

以下是譯碼過程：

步驟5、mlc讀取首先要進(jìn)行門限電壓感測，為了降低讀取系統(tǒng)延遲，初期采用低精度的電壓感測。

步驟6、進(jìn)行mlc下頁譯碼，若失敗則提高感測精度再譯碼，直到預(yù)定精度為止。若成功，則在緩存中存儲(chǔ)mlc下頁中所包含的mlc上頁冗余2信息。

步驟7、進(jìn)行mlc上頁譯碼，若成功，譯碼結(jié)束。若失敗進(jìn)入步驟8。

步驟8、判斷是否二次讀取緩存中的額外冗余。若是，則提高感測精度，繼續(xù)譯碼，直到預(yù)定精度為止；否則進(jìn)入步驟9。

步驟9、讀取緩存中mlc上頁冗余2信息，進(jìn)入步驟10。

步驟10、進(jìn)行雙層ldpc碼譯碼，若失敗進(jìn)入步驟8；否則譯碼成功。