本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，具體涉及一種電平移位電路。

背景技術(shù)：

電平移位電路將低壓控制信號(hào)轉(zhuǎn)換為高壓控制信號(hào)，實(shí)現(xiàn)低壓邏輯對(duì)高壓功率輸出級(jí)的控制，在有機(jī)電致發(fā)光、flash存儲(chǔ)等方面有著廣泛的應(yīng)用。電平移位電路作為連接控制電路和輸出驅(qū)動(dòng)級(jí)的關(guān)鍵電路，一方面要求很高的驅(qū)動(dòng)能力，滿足輸出級(jí)的驅(qū)動(dòng)要求；另一方面要求有比較低的靜態(tài)電流，從而降低功耗。

圖1是傳統(tǒng)的電平移位電路的結(jié)構(gòu)示意圖，包括四個(gè)晶體管(第一晶體管m1、第二晶體管m2、第三晶體管m3和第四晶體管m4)以及一個(gè)低壓反相器10。第一晶體管m1和第二晶體管m2為nmos管，第三晶體管m3和第四晶體管m4為pmos管。該電平移位電路基本工作過(guò)程為：當(dāng)輸入端in輸入低電平信號(hào)時(shí)，第一晶體管m1關(guān)閉而第二晶體管m2開啟，輸出端out與低電平信號(hào)端vss導(dǎo)通而輸出低電平信號(hào)；當(dāng)輸入端in輸入高電平信號(hào)(該高電平信號(hào)的電壓小于第一高電平信號(hào)端v1的電壓)時(shí)，第二晶體管m2關(guān)閉而第一晶體管m1開啟，從而使得第四晶體管m4開啟，輸出端out第一高電平信號(hào)端v1導(dǎo)通而輸出高電平信號(hào)。

但是這種結(jié)構(gòu)的電平轉(zhuǎn)換電路的驅(qū)動(dòng)能力有限，無(wú)法驅(qū)動(dòng)較大的負(fù)載，為此，現(xiàn)有技術(shù)中采用在圖1的基礎(chǔ)上串接高壓反相器的方式，得到圖2的電平轉(zhuǎn)移電路，從而提高電平轉(zhuǎn)移電路的驅(qū)動(dòng)能力。其中，高壓反相器包括第五晶體管m5(其為pmos管)和第六晶體管m6(其為nmos管)，在高壓反相器的翻轉(zhuǎn)過(guò)程中(即，第五晶體管m5的柵極接收到的信號(hào)在高電平與低電平轉(zhuǎn)換過(guò)程中)的某一階段，第五晶體管m5和第六晶體管m6會(huì)同時(shí)處于弱開啟狀態(tài)，第一高電平信號(hào)端v1與低電平信號(hào)端vss之間導(dǎo)通，從而產(chǎn)生很大的尖峰電流，這不僅會(huì)增加功耗，而且還會(huì)對(duì)器件的可靠性造成影響。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題之一，提出了一種電平轉(zhuǎn)移電路，以在提高驅(qū)動(dòng)能力的同時(shí)，減小尖峰電流，從而降低功耗。

為了解決上述技術(shù)問(wèn)題之一，本發(fā)明提供一種電平轉(zhuǎn)移電路，包括升壓模塊和第一反相模塊，

所述升壓模塊的第一端與所述電平轉(zhuǎn)移電路的輸入端相連，第二端與第一高電平信號(hào)端相連，第三端與低電平信號(hào)端相連，第四端與第一反相模塊的第一端相連；所述升壓模塊用于在所述電平轉(zhuǎn)移電路的輸入端接收到高電平信號(hào)和低電平信號(hào)中的一者時(shí)，將所述升壓模塊的第二端與第四端導(dǎo)通；并在所述電平轉(zhuǎn)移電路的輸入端接收到高電平信號(hào)和低電平信號(hào)中的另一者時(shí)，將所述升壓模塊的第三端與第四端導(dǎo)通；所述電平轉(zhuǎn)移電路的輸入端接收到的高電平信號(hào)的電壓小于所述第一高電平信號(hào)端的信號(hào)電壓；

所述第一反相模塊的第二端與所述第一高電平信號(hào)端相連，第三端與所述低電平信號(hào)端相連，第四端與所述電平轉(zhuǎn)移電路的第一輸出端相連，所述第一反相模塊用于在其第一端接收到高電平信號(hào)時(shí)，將其第三端與第四端導(dǎo)通；并在其第一端接收到低電平信號(hào)時(shí)，將其第二端與第四端導(dǎo)通；

所述第一反相模塊的第二端與第四端之間或者所述第一反相模塊的第三端與第四端之間設(shè)置有第一限流模塊，該第一限流模塊用于限定流過(guò)其自身的電流，使該電流的最大值不超過(guò)第一預(yù)定值。

優(yōu)選地，所述第一反相模塊包括：

第一p型晶體管，所述第一p型晶體管的柵極與所述第一反相模塊的第一端相連，所述第一p型晶體管的第一極與所述第一反相模塊的第二端相連，所述第一p型晶體管的第二極與所述第一反相模塊的第四端相連；

第一n型晶體管，所述第一n型晶體管的柵極與所述第一反相模塊的第一端相連，所述第一n型晶體管的第一極與所述第一反相模塊的第四端相連，所述第一n型晶體管的第二極與所述第一反相模塊的第三端相連。

優(yōu)選地，所述升壓模塊用于在其第一端接收到高電平信號(hào)時(shí)，將所述升壓模塊的第二端與第四端導(dǎo)通；

所述第一限流模塊包括第二n型晶體管，所述第二n型晶體管的柵極與第一限流控制端相連，所述第二n型晶體管的第一極與所述第一反相模塊的第四端相連，所述第二n型晶體管的第二極與所述第一n型晶體管的第一極相連；所述第一限流控制端用于在所述電平轉(zhuǎn)移電路的輸入端接收到低電平信號(hào)時(shí)，提供低電平信號(hào)，以使得所述第二n型晶體管關(guān)斷；并在所述電平轉(zhuǎn)移電路的輸入端接收到的高電平信號(hào)時(shí)，提供能夠使所述第二n型晶體管處于飽和區(qū)的高電平信號(hào)；所述第一預(yù)定值為所述第二n型晶體管在飽和區(qū)時(shí)，所述第二n型晶體管第一極與第二極之間的驅(qū)動(dòng)電流。

優(yōu)選地，所述第二n型晶體管的寬長(zhǎng)比小于所述第一n型晶體管的寬長(zhǎng)比和所述第一p型晶體管的寬長(zhǎng)比。

優(yōu)選地，所述電平轉(zhuǎn)移電路還包括第二反相模塊，所述第二反相模塊的第一端與所述升壓模塊的第五端相連，第二端與所述第一高電平信號(hào)端相連，第三端與所述低電平信號(hào)端相連，第四端與所述電平轉(zhuǎn)移電路的第二輸出端相連；所述第二反相模塊用于在其第一端接收到高電平信號(hào)時(shí)，將其第三端與第四端導(dǎo)通；并在其第一端接收到低電平信號(hào)時(shí)，將其第二端與第四端導(dǎo)通；

所述升壓模塊用于在其第一端接收到高電平信號(hào)時(shí)，將所述升壓模塊的第二端與第四端導(dǎo)通、第三端與第五端導(dǎo)通；并在所述升壓模塊的第一端接收到低電平信號(hào)時(shí)，將所述升壓模塊的第三端與第四端導(dǎo)通、第二端與第五端導(dǎo)通。

優(yōu)選地，所述第二反相模塊包括：

第二p型晶體管，所述第二p型晶體管的柵極與所述第二反相模塊的第一端相連，所述第二p型晶體管的第一極與所述第二反相模塊的第二端相連，所述第二p型晶體管的第二極與所述第二反相模塊的第四端相連；

第三n型晶體管，所述第三n型晶體管的柵極與所述第二反相模塊的第一端相連，所述第三n型晶體管的第一極與所述第二反相模塊的第四端相連，所述第三n型晶體管的第二極與所述第二反相模塊的第三端相連。

優(yōu)選地，所述第二反相模塊的第二端與第四端之間或者所述第二反相模塊的第三端與第四端之間設(shè)置有第二限流模塊，該第二限流模塊用于限定流過(guò)其自身的電流，使該電流的最大值不超過(guò)第二預(yù)定值。

優(yōu)選地，所述第二限流模塊包括第四n型晶體管，所述第四n型晶體管的柵極與第二限流控制端相連，所述第四n型晶體管的第一極與所述第二反相模塊的第四端相連，所述第四n型晶體管的第二極與所述第三n型晶體管的第一極相連；所述第二限流控制端用于在所述電平轉(zhuǎn)移電路的輸入端接收到高電平信號(hào)時(shí)，提供低電平信號(hào)，以使得所述第四n型晶體管關(guān)斷；并在所述電平轉(zhuǎn)移電路的輸入端接收到的低電平信號(hào)時(shí)，提供使得所述第四n型晶體管處于飽和區(qū)的高電平信號(hào)；所述第二預(yù)定值為所述第四n型晶體管在飽和區(qū)時(shí)，所述第四n型晶體管第一極與第二極之間的驅(qū)動(dòng)電流。

優(yōu)選地，所述第四n型晶體管的寬長(zhǎng)比小于所述第三n型晶體管的寬長(zhǎng)比和所述第二p型晶體管的寬長(zhǎng)比。

優(yōu)選地，所述升壓模塊包括反相器、第五n型晶體管、第六n型晶體管、第三p型晶體管和第四p型晶體管：

所述反相器的第一輸入端與所述升壓模塊的第一端相連，所述反相器的第二輸入端與第二高電平信號(hào)端相連，所述反相器的第三輸入端與所述低電平信號(hào)端相連，所述反相器的輸出端與所述第六n型晶體管的柵極相連；所述反相器用于在其第一輸入端接收到高電平信號(hào)時(shí)，將所述反相器的第三輸入端與輸出端導(dǎo)通，并在所述反相器的第一輸入端接收到低電平信號(hào)時(shí)，將所述反相器的第二輸入端與輸出端導(dǎo)通；所述第二高電平信號(hào)端的電壓小于所述第一高電平信號(hào)端的電壓；

所述第五n型晶體管的柵極與所述升壓模塊的第一端相連，第一極與所述升壓模塊的第五端相連，第二極與所述升壓模塊的第三端相連；

所述第六n型晶體管的第一極與所述升壓模塊的第四端相連，第二極與所述升壓模塊的第三端相連；

所述第三p型晶體管的柵極與所述升壓模塊的第四端相連，第一極與所述升壓模塊的第二端相連，第二極與所述升壓模塊的第五端相連；

所述第四p型晶體管的柵極與所述升壓模塊的第五端相連，第一極與所述升壓模塊的第二端相連，第二極與所述升壓模塊的第四端相連。

在本發(fā)明中，電平轉(zhuǎn)移電路包括第一反相模塊、第二反相模塊、第一限流模塊、第二限流模塊，第一限流模塊和第二限流模塊可以降低電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流、提高翻轉(zhuǎn)速度，從而在保證驅(qū)動(dòng)能力的同時(shí)，降低功耗；并且，同時(shí)設(shè)置第一反相模塊和第二反相模塊能夠?qū)崿F(xiàn)雙向驅(qū)動(dòng)。另外，電平轉(zhuǎn)移電路的結(jié)構(gòu)簡(jiǎn)單，適用于實(shí)際工業(yè)生產(chǎn)，尤其是對(duì)電平移位有著廣泛需求的驅(qū)動(dòng)類芯片。

附圖說(shuō)明

附圖是用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分，與下面的具體實(shí)施方式一起用于解釋本發(fā)明，但并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中：

圖1是現(xiàn)有的第一種電平移位電路的示意圖；

圖2是現(xiàn)有的第二種電平移位電路的示意圖；

圖3是本發(fā)明實(shí)施例中第一種電平移位電路的模塊結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例中第一種電平移位電路的具體結(jié)構(gòu)示意圖；

圖5是圖1、圖2和圖4中的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流對(duì)比圖；

圖6是圖1、圖2和圖4中的電平轉(zhuǎn)移電路的輸出電壓變化對(duì)比圖；

圖7是本發(fā)明實(shí)施例中第二種電平移位電路的模塊結(jié)構(gòu)示意圖；

圖8是本發(fā)明實(shí)施例中第二種電平移位電路的具體結(jié)構(gòu)示意圖。

其中，部分附圖標(biāo)記為：

10、低壓反相器；m1、第一晶體管；m2、第二晶體管；m3、第三晶體管；m4、第四晶體管；m5、第五晶體管；m6、第六晶體管；in、電平移位電路的輸入端；out、電平移位電路的輸出端；v1、第一高電平信號(hào)端；v2、第二高電平信號(hào)端；vss、低電平信號(hào)端；out1、電平移位電路的第一輸出端；out2、電平移位電路的第二輸出端；

20、升壓模塊；21、反相器；30、第一反相模塊；40、第一限流模塊；50、第二反相模塊；60、第二限流模塊；mp1、第一p型晶體管；mp2、第二p型晶體管；mp3、第三p型晶體管；mp4、第四p型晶體管；mn1、第一n型晶體管；mn2、第二n型晶體管；mn3、第三n型晶體管；mn4、第四n型晶體管；mn5、第五n型晶體管；mn6、第六n型晶體管。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。應(yīng)當(dāng)理解的是，此處所描述的具體實(shí)施方式僅用于說(shuō)明和解釋本發(fā)明，并不用于限制本發(fā)明。

作為本發(fā)明的一方面，提供一種電平轉(zhuǎn)移電路，如圖3所示，所述電平轉(zhuǎn)移電路包括升壓模塊20和第一反相模塊30。

升壓模塊20的第一端a1與電平轉(zhuǎn)移電路的輸入端in相連，升壓模塊20的第二端a2與第一高電平信號(hào)端v1相連，升壓模塊20的第三端a3與低電平信號(hào)端vss相連，升壓模塊20的第四端a4與第一反相模塊30的第一端b1相連。升壓模塊20用于在電平轉(zhuǎn)移電路的輸入端in接收到高電平信號(hào)和低電平信號(hào)中的一者時(shí)，將升壓模塊20的第二端a2與第四端a4導(dǎo)通；并在所述電平轉(zhuǎn)移電路的輸入端in接收到高電平信號(hào)和低電平信號(hào)中的另一者時(shí)，將升壓模塊20的第三端a3與第四端a4導(dǎo)通；所述電平轉(zhuǎn)移電路的輸入端in接收到的高電平信號(hào)的電壓v_low小于第一高電平信號(hào)端v1的信號(hào)電壓v_hi。

第一反相模塊30的第二端b2與第一高電平信號(hào)端v1相連，第一反相模塊30的第三端b3與低電平信號(hào)端vss相連，第一反相模塊30的第四端b4與所述電平轉(zhuǎn)移電路的第一輸出端out1相連；第一反相模塊30用于在其第一端b1接收到高電平信號(hào)時(shí)，將第一反相模塊30的第三端b3與第四端b4導(dǎo)通；并在第一反相模塊30的第一端b1接收到低電平信號(hào)時(shí)，將第一反相模塊30的第二端b2與第四端b4導(dǎo)通。

第一反相模塊30的第二端b2與第四端b4之間或者第一反相模塊30的第三端b3與第四端b4之間設(shè)置有第一限流模塊40，該第一限流模塊40用于限定流過(guò)其自身的電流，使該電流的最大值不超過(guò)第一預(yù)定值。所述第一預(yù)定值應(yīng)當(dāng)小于在未設(shè)置限流模塊40的情況下，第一反相模塊30翻轉(zhuǎn)過(guò)程中，第一高電平信號(hào)端v1通過(guò)第一反相模塊30與低電平信號(hào)端vss之間發(fā)生短時(shí)間導(dǎo)通而產(chǎn)生的尖峰電流的值。

所述電平轉(zhuǎn)移電路尤其適用于高壓電路，將低壓信號(hào)轉(zhuǎn)換為高壓信號(hào)，轉(zhuǎn)換的差值在10v以上。升壓模塊20可以用于在輸入端in接收到高電平信號(hào)時(shí)，將升壓模塊20的第二端a2與第四端a4導(dǎo)通、第三端a3與第四端a4斷開；在輸入端in輸入低電平信號(hào)時(shí)，將升壓模塊20的第三端a3與第四端a4導(dǎo)通、第二端a2與第四端a4斷開。這種情況下，當(dāng)輸入端in接收到低電平信號(hào)時(shí)，升壓模塊20的第三端a3與第四端a4導(dǎo)通、第二端a2與第四端a4斷開，從而使得反相模塊20的第一端b1接收到低電平信號(hào)，進(jìn)而使得反相模塊20的第四端與第二端導(dǎo)通，電平移位電路的第一輸出端out1輸出電壓為v_hi的高電平信號(hào)；當(dāng)輸入端in輸入電壓為v_low的高電平信號(hào)時(shí)，升壓模塊20的第二端a2與第四端a4導(dǎo)通，從而使得第一反相模塊30的第一端b1與第一高電平信號(hào)端v1導(dǎo)通而接收到電壓較高的高電平信號(hào)，進(jìn)而使得第一反相模塊30的第三端b3與第四端b4導(dǎo)通，電平移位電路的第一輸出端out1輸出低電平信號(hào)；從而實(shí)現(xiàn)電平的轉(zhuǎn)換，且第一輸出端out1的輸出信號(hào)與輸入端in的輸入信號(hào)反相。

升壓模塊20也可以用于在電平轉(zhuǎn)移電路的輸入端in接收到低電平信號(hào)時(shí)，將升壓模塊20的第二端a2與第四端a4導(dǎo)通、第三端a3與第四端a4斷開；在電平轉(zhuǎn)移電路的輸入端in接收到高電平信號(hào)時(shí)，將升壓模塊20的第三端a3與第四端a4導(dǎo)通、第二端a2與第四端a4斷開。這種情況下，當(dāng)輸入端in輸入電壓為v_low的高電平信號(hào)時(shí)，升壓模塊20的第三端a3與第四端a4導(dǎo)通，從而使得第一反相模塊30的第一端b1接收到低電平信號(hào)，進(jìn)而使得電平移位電路的第一輸出端out1與第一高電平信號(hào)端v1導(dǎo)通而輸出電壓為v_hi的高電平信號(hào)；當(dāng)輸入端in輸入低電平信號(hào)時(shí)，升壓模塊20的第二端a2與第四端a4導(dǎo)通，從而使得反相模塊20的第一端b1與第一高電平信號(hào)端導(dǎo)通，進(jìn)而使得第一反相模塊30的第三端b3與第四端b4導(dǎo)通，電平移位電路的第一輸出端out1輸出低電平信號(hào)；從而也可以實(shí)現(xiàn)電平的轉(zhuǎn)換，且第一輸出端out1的輸出信號(hào)與輸入端in的輸入信號(hào)同相。

當(dāng)升壓模塊20的第四端a4直接作為電平移位電路的輸出端輸出信號(hào)時(shí)，雖然能夠?qū)崿F(xiàn)電平轉(zhuǎn)換的功能，但是驅(qū)動(dòng)能力較差。在升壓模塊20的第四端a4串接第一反相模塊30后，第一反相模塊30內(nèi)的器件特性(晶體管的寬長(zhǎng)比)更容易調(diào)節(jié)，且第一反相模塊30能夠?qū)敵鲭妷浩鸬秸蔚淖饔?，因此，設(shè)置第一反相模塊30后能夠提高電平轉(zhuǎn)移電路的驅(qū)動(dòng)能力。且由于第一反相模塊30的第二端b4與第四端b4之間或者第一反相模塊30的第三端b3與第四端b4之間設(shè)置有第一限流模塊40，因此，可以減小第一反相模塊30在翻轉(zhuǎn)過(guò)程中因第一高電平信號(hào)端v1與低電平信號(hào)端vss之間短時(shí)間導(dǎo)通而出現(xiàn)的尖峰電流，從而減少功耗，防止過(guò)大的尖峰電流對(duì)器件造成影響。并且，當(dāng)?shù)谝环聪嗄K30的第二端b2與第四端b4之間設(shè)置第一限流模塊40時(shí)，第一反相模塊30第四端b4與第三端b3的導(dǎo)通速度更快，即第一輸出端out1由高電平到低電平的翻轉(zhuǎn)速度更快，可以利用下降沿進(jìn)行驅(qū)動(dòng)；當(dāng)?shù)谝环聪嗄K30的第三端b3與第四端b4之間設(shè)置第一限流模塊40時(shí)，第一反相模塊30的第四端b4與第二端b2的導(dǎo)通速度更快，即第一輸出端out1由低電平到高電平的翻轉(zhuǎn)速度更快，可以利用上升沿進(jìn)行驅(qū)動(dòng)。

下面結(jié)合圖3和圖4對(duì)所述電平轉(zhuǎn)移電路的第一種結(jié)構(gòu)進(jìn)行具體介紹。其中，升壓模塊20用于在其第一端a1接收到高電平信號(hào)時(shí)，將升壓模塊20的第二端a2與第四端a4導(dǎo)通、第三端a3與第五端a5導(dǎo)通；在第一端a1接收到低電平信號(hào)時(shí)，將升壓模塊20的第三端a3與第四端a4導(dǎo)通、第二端a2與第五端a5導(dǎo)通。

第一反相模塊30包括第一p型晶體管mp1和第一n型晶體管mn1。其中，第一p型晶體管mp1的柵極與第一反相模塊30的第一端相連，第一p型晶體管mp1的第一極與第一反相模塊30的第二端b2相連，第一p型晶體管mp1的第二極與第一反相模塊30的第四端b4相連。第一n型晶體管mn1的柵極與第一反相模塊30的第一端b1相連，第一n型晶體管mn1的第一極通過(guò)第一限流模塊40與第一反相模塊30的第四端b4間接相連，第一n型晶體管mn1的第二極與第一反相模塊30的第三端b3相連。

第一限流模塊40包括第二n型晶體管mn2，第二n型晶體管mn2的柵極與第一限流控制端相連，第二n型晶體管mn2的第一極與第一反相模塊30的第四端b4相連，第二n型晶體管mn2的第二極與第一n型晶體管mn1的第一極相連，從而與第一反相模塊30的第三端b3間接相連；所述第一限流控制端用于在所述電平轉(zhuǎn)移電路的輸入端in接收到低電平信號(hào)時(shí)，為第二n型晶體管mn2的柵極提供低電平信號(hào)，以使第二n型晶體管mn2關(guān)閉；并在所述電平轉(zhuǎn)移電路的輸入端in接收到的高電平信號(hào)時(shí)，提供能夠使第二n型晶體管mn2處于飽和區(qū)的高電平信號(hào)。所述第一預(yù)定值為第二n型晶體管mn2在飽和區(qū)時(shí)，第二n型晶體管mn2第一極與第二極之間的驅(qū)動(dòng)電流。

可以理解，流過(guò)晶體管的驅(qū)動(dòng)電流與晶體管的寬長(zhǎng)比成正比，為了保證第二n型晶體管mn2起到限流作用，第二n型晶體管mn2的寬長(zhǎng)比小于第一n型晶體管mn1的寬長(zhǎng)比和第一p型晶體管mp1的寬長(zhǎng)比。具體地，第二n型晶體管mn2的寬長(zhǎng)比可以為第一n型晶體管mn1寬長(zhǎng)比的0.2～0.4倍，從而能夠有效地控制尖峰電流，同時(shí)不會(huì)影響電平轉(zhuǎn)移電路的驅(qū)動(dòng)能力。

其中，所述第一限流控制端可以為單獨(dú)設(shè)置的信號(hào)端口，為了簡(jiǎn)化電路結(jié)構(gòu)，優(yōu)選地，所述第一限流控制端與電平轉(zhuǎn)移電路的輸入端in形成為一體結(jié)構(gòu)，如圖3所示，通過(guò)電平轉(zhuǎn)移電路的輸入端in直接控制第二n型晶體管mn2。

升壓模塊20包括反相器21、第五n型晶體管mn5、第六n型晶體管mn6、第三p型晶體管mp3和第四p型晶體管mp4。其中：

反相器21的第一輸入端與升壓模塊20的第一端a1相連，反相器21的第二輸入端與第二高電平信號(hào)端v2相連，反相器21的第三輸入端與低電平信號(hào)端vss相連，反相器21的輸出端與第六n型晶體管mn6的柵極相連；反相器21用于在其第一輸入端接收到高電平信號(hào)時(shí)，將反相器21的第三輸入端與輸出端導(dǎo)通，并在反相器21的第一輸入端接收到低電平信號(hào)時(shí)，將反相器21的第二輸入端與輸出端導(dǎo)通。第二高電平信號(hào)端v2的電壓小于第一高電平信號(hào)端v1的電壓，具體地，第二高電平信號(hào)端v2的電壓為上述v_low。

第五n型晶體管mn5的柵極與升壓模塊20的第一端a1相連，第五n型晶體管mn5的第一極與升壓模塊20的第五端a5相連，第五n型晶體管mn5的第二極與升壓模塊20的第三端a3相連。

第六n型晶體管mn6的第一極與升壓模塊20的第四端a4相連，第六n型晶體管mn6的第二極與升壓模塊20的第三端a3相連。

第三p型晶體管mp3的柵極與升壓模塊20的第四端a4相連，第三p型晶體管mp3的第一極與升壓模塊20的第二端a2相連，第三p型晶體管的mp3第二極與升壓模塊20的第五端a5相連。

第四p型晶體管mp4的柵極與升壓模塊20的第五端a5相連，第四p型晶體管mp4的第一極與升壓模塊20的第二端a2相連，第四p型晶體管mp4的第二極與升壓模塊20的第四端a4相連。

圖4所示的電平轉(zhuǎn)移電路的工作過(guò)程如下：

當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入低電平信號(hào)時(shí)，反相器21的輸出端輸出高電平信號(hào)，此時(shí)，第五n型晶體管mn5關(guān)閉而第六n型晶體管mn6開啟，因而使得升壓模塊20的第四端a4與低電平信號(hào)端vss導(dǎo)通，從而使得第三p型晶體管mp3開啟。由于第五n型晶體管mn5的關(guān)閉以及第六n型晶體管mn6的開啟，使得第四p型晶體管mp4逐漸關(guān)閉，反過(guò)來(lái)又加速了升壓模塊20第四端a4與低電平信號(hào)端vss的導(dǎo)通，于是第一p型晶體管mp1逐漸開啟；同時(shí)第二n型晶體管mn2由于輸入端in輸入低電平信號(hào)而關(guān)閉，從而使電平轉(zhuǎn)移電路的第一輸出端out1與第一高電平信號(hào)端v1導(dǎo)通而輸出電壓為v_hi的高電平信號(hào)。

當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入為電壓為v_low的高電平信號(hào)(v_low<v_hi)時(shí)，反相器21的輸出端輸出低電平信號(hào)，此時(shí)，第六n型晶體管mn6關(guān)閉而第五n型晶體管mn5開啟，從而使得第四p型晶體管mp4的柵極(升壓模塊20的第五端a5)與低電平信號(hào)端vss導(dǎo)通，以使第四p型晶體管mp4開啟，第一p型晶體管mp1的柵極(升壓模塊20的第四端a4)與第一高電平信號(hào)端v1導(dǎo)通。由于第六n型晶體管mn6的關(guān)閉以及第五n型晶體管mn5的開啟使得第三p型晶體管mp3關(guān)閉，反過(guò)來(lái)又加速了第五n型晶體管mn5的開啟，從而使第四p型晶體管mp4的柵極接收到低電平信號(hào)而開啟，以使第一p型晶體管mp1逐漸關(guān)閉、第一n型晶體管mn1逐漸開啟，同時(shí)第二n型晶體管mn2由于輸入端in輸入的高電平信號(hào)而開啟，從而使得第一輸出端out1輸出低電平。

圖5為圖1、圖2和圖4中的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流對(duì)比圖，圖中i1為圖1的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流，i2為圖2的電平轉(zhuǎn)移電流產(chǎn)生的尖峰電流，i3為圖3的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流。從圖5可以看出，本發(fā)明中圖4的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流明顯小于圖2的電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流，略大于圖1的電平轉(zhuǎn)移電路(其驅(qū)動(dòng)能力很低)產(chǎn)生的尖峰電流。

圖6為圖1、圖2和圖4中的電平轉(zhuǎn)移電路的輸出電壓變化對(duì)比圖，其中，u1為圖1的電平轉(zhuǎn)移電路的輸出電壓曲線；u2為圖2的電平轉(zhuǎn)移電路的輸出電壓曲線；u3為圖4的電平轉(zhuǎn)移電路的輸出電壓曲線。從圖6可以看出，在上升沿部分，圖4的電平轉(zhuǎn)移電路的翻轉(zhuǎn)速度大于圖1和圖2的電平轉(zhuǎn)移電路的翻轉(zhuǎn)速度，可以利用圖4的電路進(jìn)行上升沿驅(qū)動(dòng)，從而可以進(jìn)一步降低功耗。

可見，和現(xiàn)有技術(shù)中的電平轉(zhuǎn)移電路相比，本發(fā)明提供的圖4中的電平轉(zhuǎn)移電流能夠降低下降沿的尖峰電流、提高上升沿的翻轉(zhuǎn)速度。需要說(shuō)明的是，當(dāng)電路用于下降沿驅(qū)動(dòng)時(shí)，為了減小下降沿的尖峰電流、提高翻轉(zhuǎn)速度，可以將第一限流模塊40設(shè)置在第一反相模塊30的第二端a2與第四端a4之間，這種情況下，第一限流模塊40包括p型晶體管，且該p型晶體管能夠在電平轉(zhuǎn)移電路的輸入端in輸入高電平時(shí)處于關(guān)閉狀態(tài)、在輸入端in輸入低電平時(shí)處于飽和狀態(tài)。

還需要說(shuō)明的是，圖4的電平轉(zhuǎn)移電路能夠?qū)崿F(xiàn)反相輸出，當(dāng)然，如上文所述，升壓模塊20也可以用于在電平轉(zhuǎn)移電路的輸入端in接收到低電平信號(hào)時(shí)，將升壓模塊20的第二端與第四端導(dǎo)通；在電平轉(zhuǎn)移電路的輸入端in接收到高電平信號(hào)時(shí)，將升壓模塊20的第三端與第四端導(dǎo)通，從而實(shí)現(xiàn)同相輸出。這種情況下，可以將第三p的第二極作為升壓模塊20的第四端，第四p型晶體管mp4的第二極作為升壓模塊20的第五端，即，第一反相模塊30的第一端與第三p型晶體管mp3的第二極相連，從而實(shí)現(xiàn)在同相輸出的情況下，提高驅(qū)動(dòng)能力并降低功耗，具體工作原理如圖4的工作原理類似，這里不再詳細(xì)說(shuō)明。

圖7是電平轉(zhuǎn)移電路的第二種結(jié)構(gòu)的模塊示意圖，圖8為電平轉(zhuǎn)移電路的第二種結(jié)構(gòu)的具體結(jié)構(gòu)示意圖。在電平轉(zhuǎn)移電路的第二種結(jié)構(gòu)中，同樣包括上述升壓模塊20、第一反相模塊30和第一限流模塊40，各模塊的結(jié)構(gòu)與圖4的結(jié)構(gòu)相同，不再贅述，下面僅對(duì)兩種結(jié)構(gòu)的不同之處進(jìn)行介紹。

如圖7和圖8所示，第二種結(jié)構(gòu)的電平轉(zhuǎn)移電路中除了包括上述升壓模塊20、第一反相模塊30和第一限流模塊40以外，還包括第二反相模塊50和第二限流模塊60。第二反相模塊50的第一端c1與升壓模塊20的第五端a5相連，第二反相模塊50的第二端c2與第一高電平信號(hào)端v1相連，第二反相模塊50的第三端c3與低電平信號(hào)端vss相連，第二反相模塊50的第四端與所述電平轉(zhuǎn)移電路的第二輸出端out2相連；第二反相模塊50用于在其第一端c1接收到高電平信號(hào)時(shí)，將其第三端c3與第四端c4導(dǎo)通；并在其第一端c1接收到低電平信號(hào)時(shí)，將其第二端c2與第四端c4導(dǎo)通。第二反相模塊50的第二端c2與第四端c4之間或者第二反相模塊50的第三端c3與第四端c4之間設(shè)置有第二限流模塊60，該第二限流模塊60用于限定流過(guò)其自身的電流，使該電流的最大值不超過(guò)第二預(yù)定值。

如上文所述，升壓模塊20能夠在其第一端a1接收到高電平信號(hào)時(shí)，將升壓模塊20的第二端a2與第四端a4導(dǎo)通、第三端a3與第五端a5導(dǎo)通；并在升壓模塊20的第一端a1接收到低電平信號(hào)時(shí)，將升壓模塊20的第三端a3與第四端a4導(dǎo)通、第二端a2與第五端a5導(dǎo)通。因此，當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入電壓為v_low高電平信號(hào)時(shí)，電平轉(zhuǎn)移電路的第一輸出端out1能夠輸出低電平信號(hào)，第二輸出端out2與第一高電平信號(hào)端v1導(dǎo)通而輸出電壓為v_hi的高電平信號(hào)；當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入低電平信號(hào)時(shí)，第一輸出端out1能夠輸出電壓為v_hi的高電平信號(hào)、第二輸出端out2輸出低電平信號(hào)，從而實(shí)現(xiàn)雙向輸出。和第一限流模塊40相同的，第二限流模塊60能夠減小第二輸出端out2產(chǎn)生的尖峰電流。

具體地，如圖8所示，第二反相模塊50包括第二p型晶體管mp2和第三n型晶體管mn3。第二p型晶體管mp2的柵極與第二反相模塊50的第一端c1相連；第二p型晶體管mp2的第一極與第二反相模塊50的第二端c2相連，第二p型晶體管mp2的第二極與第二反相模塊50的第四端c4相連。第三n型晶體管mn3的柵極與第二反相模塊50的第一端c1相連，第三n型晶體管mn3的第一極與第二反相模塊50的第四端c4相連，第三n型晶體管mn3的第二極與第二反相模塊50的第三端c3相連。

其中，第三n型晶體管mn3的第一極通過(guò)第二限流模塊60與第二反相模塊50的第一端間接相連。第二限流模塊60包括第四n型晶體管mn4，第四n型晶體管mn4的柵極與第二限流控制端相連，第四n型晶體管mn4的第一極與第二反相模塊50的第四端c4相連，第四n型晶體管mn4的第二極通過(guò)第三n型晶體管mn3與第二反相模塊50的第三端c3間接相連。第二限流控制端60用于在所述電平轉(zhuǎn)移電路的輸入端in接收到高電平信號(hào)時(shí)，提供低電平信號(hào)，以使得第四n型晶體管mn4關(guān)斷；并在所述電平轉(zhuǎn)移電路的輸入端in接收到的低電平信號(hào)時(shí)，提供使得第四n型晶體管mn4處于飽和區(qū)的高電平信號(hào)；所述第二預(yù)定值為第四n型晶體管mn4時(shí)，第四n型晶體管mn4第一極與第二極之間的驅(qū)動(dòng)電流。

優(yōu)選地，第二限流控制端與反相器21的輸出端形成為一體。進(jìn)一步地，第四n型晶體管mn4的寬長(zhǎng)比小于第三n型晶體管mn3的寬長(zhǎng)比和第二p型晶體管mp2的寬長(zhǎng)比。其中，第四n型晶體管mn4的寬長(zhǎng)比可以為第三n型晶體管mn3的寬長(zhǎng)比的0.2～0.4倍，從而保證在提高第二輸出端out2的驅(qū)動(dòng)能力的同時(shí)，降低第二輸出端out2的尖峰電流。

圖8所示的電平轉(zhuǎn)移電路在工作過(guò)程中，升壓模塊20的各端口的電壓、第一反相模塊30各端口的電壓、升壓模塊20和第一反相模塊30中各晶體管的開啟狀態(tài)均與圖4的電平轉(zhuǎn)移電路相同，具體可參見上文圖4的工作過(guò)程。另外，在圖8所示的電平轉(zhuǎn)移電路中，當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入低電平信號(hào)時(shí)，反相器21的輸出端輸出高電平信號(hào)，以使第四n型晶體管mn4開啟；同時(shí)，如上文所述，第五n型晶體管關(guān)閉mn5、第三p型晶體管mp3開啟，從而使得升壓模塊20的第五端a5與第一高電平信號(hào)端v1導(dǎo)通，進(jìn)而使得第三n型晶體管mn3開啟、第二p型晶體管mp2關(guān)閉，第二輸出端out2與低電平信號(hào)端vss導(dǎo)通而輸出低電平信號(hào)；而此時(shí)第一輸出端out1輸出電壓為v_hi的高電平信號(hào)。當(dāng)電平轉(zhuǎn)移電路的輸入端in輸入電壓為v_low的高電平信號(hào)時(shí)，反相器21的輸出端輸出低電平信號(hào)，以使得第四n型晶體管mn4關(guān)閉；同時(shí)，如上文所述，第五n型晶體管mn5開啟、第三p型晶體管mp3關(guān)閉，從而使得升壓模塊20的第五端a5與低電平信號(hào)端vss導(dǎo)通，進(jìn)而使得第三n型晶體管mn3關(guān)閉、第二p型晶體管mp2開啟，第二輸出端out2與第一高電平信號(hào)端v1導(dǎo)通而輸出電壓為v_hi的高電平信號(hào)；而此時(shí)，第一輸出端out1輸出低電平信號(hào)。

在本發(fā)明中，各個(gè)晶體管均可以為金屬氧化物半導(dǎo)體晶體管(mos管)。各個(gè)晶體管的第一極為源極和漏極中的一者，第二極為源極和漏極中的另一者。

以上為對(duì)本發(fā)明提供的電平轉(zhuǎn)移電路的描述，可以看出，本發(fā)明的電平轉(zhuǎn)移電路包括第一反相模塊、第二反相模塊、第一限流模塊、第二限流模塊，第一限流模塊和第二限流模塊可以降低電平轉(zhuǎn)移電路產(chǎn)生的尖峰電流、提高翻轉(zhuǎn)速度，從而在保證驅(qū)動(dòng)能力的同時(shí)，降低功耗；并且，同時(shí)設(shè)置第一反相模塊和第二反相模塊能夠?qū)崿F(xiàn)雙向驅(qū)動(dòng)。另外，電平轉(zhuǎn)移電路的結(jié)構(gòu)簡(jiǎn)單，適用于實(shí)際工業(yè)生產(chǎn)，尤其是對(duì)電平移位有著廣泛需求的驅(qū)動(dòng)類芯片。

可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。