本申請涉及集成電路技術領域，尤其涉及一種相位插值器。

背景技術：

相位插值器(phaseinterpolator，pi)廣泛應用于集成電路中，用于使得輸出的時鐘信號具有高精度、相位可控性。

如圖1所示，現(xiàn)有相位插值器的輸入端，通常是接收2組差分時鐘信號，即2組相位彼此完全相反的信號，分別為i、i^-、q、q^-，通過調節(jié)i、i^-、q、q^-的權重值，從而產(chǎn)生特定的輸出相位。在現(xiàn)有相位插值器中，每個時鐘信號相位的間隔步長較長，出現(xiàn)時鐘相位的增量較大。

具體地，相位插值技術利用三角函數(shù)誘導公式，將兩個頻率相同、相位不同的單音正弦或余弦信號加和，可以得到同頻率的另一相位的信號，如公式：通過改變兩個單音信號的權重值(幅度a1和a2)，即可實現(xiàn)加權求和，從而改變輸出信號的相位對于一個位數(shù)為p的相位插值器，其輸入的數(shù)字控制碼有p個，對應輸出相位從0°變化至360°，步長為在實際電路中，可以通過數(shù)字控制碼控制電流、電阻、電容的陣列等方式，產(chǎn)生權重值，從而改變相位輸出。

在輸入2組差分時鐘信號的相位插值器中，2組差分時鐘信號正交，如圖2所示，每相鄰時鐘信號的相位差為90°，以一個相鄰時鐘信號為例，其位數(shù)為n，輸入的數(shù)字控制碼有n個，步長為其時鐘相位的增量調整值為顯然，時鐘信號的精度值偏低，相位可控不精準。

技術實現(xiàn)要素：

有鑒于此，本申請?zhí)峁┮环N相位插值器，以提高輸出的時鐘信號的精度和相位可控性。技術方案如下：

本申請?zhí)峁┮环N相位插值器，包括：第一電阻、第二電阻、6組晶體管電路和m個電流切換單元，m為正整數(shù)；其中，

所述第一電阻的一端、所述第二電阻的一端分別與電源連接；

所述6組晶體管電路中，每組晶體管電路分別包括第一nmos晶體管、第二nmos晶體管和第三nmos晶體管，所述第一nmos晶體管的漏極與所述第一電阻的另一端連接，所述第二nmos晶體管的漏極與所述第二電阻的另一端連接，所述第一nmos晶體管的源極、所述第二nmos晶體管的源極分別與所述第三nmos晶體管的漏極連接；

所述6組晶體管電路中，其中3組晶體管電路中的第三nmos晶體管的源極分別與所述m個電流切換單元的第一端連接，剩余3組晶體管電路中的第三nmos晶體管的源極分別與所述m個電流切換單元的第二端連接；

其中，所述6組晶體管電路中，每組晶體管電路中的第一nmos晶體管的柵極作為所述相位插值器的第一輸入端，第二nmos晶體管的柵極作為所述相位插值器的第二輸入端；所述第一輸入端接收到的第一路時鐘信號與所述第二輸入端接收到的第二路時鐘信號組成差分時鐘信號，所述第一路時鐘信號和所述第二路時鐘信號頻率相同、相位相差180°；所述第一nmos晶體管的漏極、第二nmos晶體管的漏極分別作為所述相位插值器的輸出端。

優(yōu)選地，所述相位插值器用于接收三組頻率相同、相位不同的差分時鐘信號。

優(yōu)選地，所述電流切換單元包括：第四nmos晶體管、第五nmos晶體管和第六nmos晶體管；

所述第四nmos晶體管的源極、所述第五nmos晶體管的源極分別與所述第六nmos晶體管的漏極連接；

所述第六nmos晶體管的柵極連接偏置電壓，所述第六nmos晶體管的源極接地；

所述第四nmos晶體管的漏極作為所述電流切換單元的第一端，所述第五nmos晶體管的漏極作為所述電流切換單元的第二端。

優(yōu)選地，所述6組晶體管電路中，每組晶體管電路中的第三nmos晶體管的柵極與編碼電路連接，用于接收所述編碼電路輸出的需要編碼的高位信號；

所述第四nmos晶體管的柵極、所述第五nmos晶體管的柵極分別與所述編碼電路連接，用于接收所述編碼電路輸出的需要編碼的低位信號。

優(yōu)選地，當所述相位插值器處于工作狀態(tài)時，任意相鄰的兩組晶體管電路中的第三nmos晶體管閉合，且剩余晶體管電路中的第三nmos晶體管斷開；

其中所述相鄰的兩組晶體管電路是指，所述兩組晶體管電路中，各自第一輸入端接收到的第一路時鐘信號相鄰，第二輸入端接收到的第二路時鐘信號相鄰。

優(yōu)選地，當所述相位插值器中，任意一組差分時鐘信號對應的兩組晶體管電路中的第三nmos晶體管斷開時，所述相位插值器作為接收2組差分時鐘信號的現(xiàn)有相位插值器使用。

本申請?zhí)峁┑南辔徊逯灯靼ǖ谝浑娮?、第二電阻?組晶體管電路和m個電流切換單元。其中，第一電阻的一端、第二電阻的一端分別與電源連接；6組晶體管電路中，每組晶體管電路分別包括第一nmos晶體管、第二nmos晶體管和第三nmos晶體管，第一nmos晶體管的漏極與第一電阻的另一端連接，第二nmos晶體管的漏極與第二電阻的另一端連接，第一nmos晶體管的源極、第二nmos晶體管的源極分別與第三nmos晶體管的漏極連接；6組晶體管電路中，其中3組晶體管電路中的第三nmos晶體管的源極分別與m個電流切換單元的第一端連接，剩余3組晶體管電路中的第三nmos晶體管的源極分別與m個電流切換單元的第二端連接。本申請中，每組晶體管電路中的第一nmos晶體管的柵極作為所述相位插值器的第一輸入端，第二nmos晶體管的柵極作為所述相位插值器的第二輸入端；所述第一輸入端接收到的第一路時鐘信號與所述第二輸入端接收到的第二路時鐘信號組成差分時鐘信號，所述第一路時鐘信號和所述第二路時鐘信號頻率相同、相位相差180°；所述第一nmos晶體管的漏極、第二nmos晶體管的漏極分別作為所述相位插值器的輸出端。本申請?zhí)峁┑南辔徊逯灯髂軌蛲瑫r輸入3組差分時鐘信號，并進行相位控制，通過采用非常精細的增量來調整時鐘信號的相位，使每個時鐘信號的相位的間隔步長較短，相位可控性更加精準，輸出的時鐘信號具有低抖動、信號精度更高的特點，提高了輸出時鐘信號的精度和相位可控性。

附圖說明

為了更清楚地說明本申請實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術中相位插值器的原理圖；

圖2為現(xiàn)有技術中兩組差分時鐘信號正交的示意圖；

圖3為本申請?zhí)峁┑囊环N相位插值器的結構示意圖；

圖4為本申請?zhí)峁┑南辔徊逯灯髋cmmd的連接示意圖；

圖5為本申請中電流切換單元的結構示意圖；

圖6為本申請中三組差分時鐘信號的示意圖。

具體實施方式

下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。

請參閱圖3，其示出了本申請?zhí)峁┑囊环N相位插值器的結構示意圖，包括第一電阻r0、第二電阻r1、6組晶體管電路100和m個電流切換單元200，m為正整數(shù)。本申請中的相位插值器能夠接收三組頻率相同、相位不同的差分時鐘信號。

在本申請實際應用時，如圖4所示，相位插值器可以與多模分頻器(multi-modulusdivider，mmd)連接。時鐘信號clka輸入至多模分頻器中后，多模分頻器會生成三組頻率相同、相位不同的差分時鐘信號(即六路時鐘信號)：clk11、clk22、clk33、clk44、clk55、clk66。進而將該六路時鐘信號clk11、clk22、clk33、clk44、clk55、clk66分別輸入至相位插值器的各輸入端。

本申請中，第一電阻r0的一端、第二電阻r1的一端分別與電源vdd連接。

本申請共包括6組晶體管電路100，每組晶體管電路100均包括三個nmos(n-mental-oxide-semiconductor，n型金屬-氧化物-半導體)晶體管，分別為第一nmos晶體管110、第二nmos晶體管120和第三nmos晶體管130。其中，每組晶體管電路100中的第一nmos晶體管110的漏極與第一電阻r0的另一端連接，第二nmos晶體管120的漏極與第二電阻r1的另一端連接，第一nmos晶體管110的源極、第二nmos晶體管120的源極分別與第三nmos晶體管130的漏極連接，且該6組晶體管電路100中，其中3組晶體管電路100中的第三nmos晶體管130的源極分別與m個電流切換單元200的第一端210連接，剩余3組晶體管電路100中的第三nmos晶體管130的源極分別與m個電流切換單元200的第二端220連接。

其中，所述6組晶體管電路100中，每組晶體管電路100中的第一nmos晶體管110的柵極作為所述相位插值器的第一輸入端，第二nmos晶體管120的柵極作為所述相位插值器的第二輸入端；所述第一輸入端接收到的第一路時鐘信號與所述第二輸入端接收到的第二路時鐘信號組成差分時鐘信號，即該第一路時鐘信號和第二路時鐘信號頻率相同、相位相差180°；所述第一nmos晶體管110的漏極、第二nmos晶體管120的漏極分別作為所述相位插值器的輸出端。

本申請中，電流切換單元200的結構如圖5所示，具體包括：第四nmos晶體管210、第五nmos晶體管220和第六nmos晶體管230。

其中，第四nmos晶體管210的源極、第五nmos晶體管220的源極分別與第六nmos晶體管230的漏極連接；第六nmos晶體管230的柵極連接偏置電壓vbn，第六nmos晶體管230的源極接地gnd。

其中，第四nmos晶體管210的漏極作為所述電流切換單元200的第一端，第五nmos晶體管220的漏極作為所述電流切換單元200的第二端。

為了便于描述，本申請對于該6組晶體管電路100中的各nmos晶體管分別進行命名，如圖3所示，對于6組晶體管電路100中的第一nmos晶體管110依次命名為nm0、nm3、nm6、nm9、nm12、nm15，對于6組晶體管電路100中的第二nmos晶體管120依次命名為nm1、nm4、nm7、nm10、nm13、nm16，對于6組晶體管電路100中的第三nmos晶體管130依次命名為nm2、nm5、nm8、nm11、nm14、nm17。

同時結合圖5所示，對電流切換單元200中包括的第四nmos晶體管210、第五nmos晶體管220和第六nmos晶體管230，依次命名為nm18、nm19和nm20。

具體在本申請中，第一電阻r0的另一端分別與nm0的漏極、nm3的漏極、nm6的漏極、nm9的漏極、nm12的漏極、nm15的漏極相連，該連接點同時作為相位插值器的一個輸出端。第二電阻r1的另一端分別與nm1的漏極、nm4的漏極、nm7的漏極、nm10的漏極、nm13的漏極、nm16的漏極相連，該連接點作為相位插值器的另一個輸出端。

nm0的源極、nm1的源極分別與nm2的漏極連接，nm2的源極與各電流切換單元200的第一端(ii端)連接；nm3的源極、nm4的源極分別與nm5的漏極連接，nm5的源極與各電流切換單元200的第二端(ic端)連接；nm6的源極、nm7的源極分別與nm8的漏極連接，nm8的源極與各電流切換單元200的第一端(ii端)連接；nm9的源極、nm10的源極分別與nm11的漏極連接，nm11的源極與各電流切換單元200的第二端(ic端)連接；nm12的源極、nm13的源極分別與nm14的漏極連接，nm14的源極與各電流切換單元200的第一端(ii端)連接；nm15的源極、nm16的源極分別與nm17的漏極連接，nm17的源極與各電流切換單元200的第二端(ic端)連接。

nm0的柵極、nm3的柵極、nm6的柵極、nm9的柵極、nm12的柵極和nm15的柵極分別作為相位插值器的第一輸入端，nm1的柵極、nm4的柵極、nm7的柵極、nm10的柵極、nm13的柵極和nm16的柵極分別作為相位插值器的第二輸入端。該第一輸入端接收到的第一路時鐘信號與第二輸入端接收到的第二路時鐘信號組成差分時鐘信號，該第一路時鐘信號和第二路時鐘信號頻率相同、相位相差180°。如圖3所示，nm0的柵極輸入clk11，nm1的柵極輸入clk44、nm3的柵極輸入clk22，nm4的柵極輸入clk55、nm6的柵極輸入clk33，nm7的柵極輸入clk66、nm9的柵極輸入clk44，nm10的柵極輸入clk11、nm12的柵極輸入clk55，nm13的柵極輸入clk22、nm15的柵極輸入clk66，nm16的柵極輸入clk33。其中，clk11和clk44組成頻率相同，相位相差180°的差分時鐘信號、clk22和clk55組成頻率相同，相位相差180°的差分時鐘信號、clk33和clk66組成頻率相同，相位相差180°的差分時鐘信號。

本申請中，6組晶體管電路100中，每組晶體管電路100中的第三nmos晶體管130的柵極與編碼電路300連接，用于接收所述編碼電路300輸出的需要編碼的高位信號；電流切換單元200中的第四nmos晶體管210的柵極、第五nmos晶體管220的柵極分別與所述編碼電路300連接，用于接收所述編碼電路300輸出的需要編碼的低位信號。

具體結合圖3、圖5所示，nm18的漏極作為電流切換單元200的ii端，nm19的漏極作為電流切換單元200的ic端，nm18的源極和nm19的源極，均與nm20的漏極相連。nm2、nm5、nm8、nm11、nm14、nm17對應的柵極作為電流切換單元200的一個輸入端，用于接收編碼電路輸出的需要編碼的高位信號，用以選擇不同象限。同時nm18的柵極、nm19的柵極作為電流切換單元200的另一個輸入端，用于接收編碼電路300輸出的需要編碼的低位信號，用以控制不同象限內不同時鐘信號的權重。

nm20的源極接地gnd，nm20的柵極接收偏置電壓vbn，nm20為電流管，用于提供單位電流；nm18、nm19為開關切換管，用于切換電流管的電流方向。電流中有多少比例的電流流經(jīng)對應的開關管，也就代表了開關管對應的時鐘的權重大小。當編碼電路300輸出的編碼發(fā)生改變，即時鐘的權重比例發(fā)生改變、從而改變相位的輸出。nm2、nm5、nm8、nm11、nm14、nm17為開關管。

本申請中，電流切換單元200代表著權重值的變化。當編碼電路300輸出的編碼發(fā)生改變，即時鐘的權重比例發(fā)生改變、改變相位的輸出，從而完成加權插值的整個過程。

具體在本申請中，每一個電流切換單元200的ii端和ic端，均與nm2、nm5、nm8、nm11、nm14、nm17對應的ii、ic固定連接。當所述相位插值器處于工作狀態(tài)時，可以選擇任意相鄰的兩組晶體管電路100中的第三nmos晶體管130處于閉合狀態(tài)，且剩余晶體管電路100中的第三nmos晶體管130處于斷開狀態(tài)。其中，所述相鄰的兩組晶體管電路100是指，所述兩組晶體管電路100中，各自第一輸入端接收到的第一路時鐘信號相鄰，各自第二輸入端接收到的第二路時鐘信號相鄰。舉例來說，圖3中從左至右來看，第一個晶體管電路100中的第一輸入端接收到的第一路時鐘信號為clk11，第二輸入端接收到的第二路時鐘信號為clk44，第二個晶體管電路100中的第一輸入端接收到的第一路時鐘信號為clk22，第二輸入端接收到的第二路時鐘信號為clk55，顯然，第一個晶體管電路100中的第一輸入端接收到的第一路時鐘信號clk11與第二個晶體管電路100中的第一輸入端接收到的第一路時鐘信號clk22相鄰，第一個晶體管電路100中的第二輸入端接收到的第二路時鐘信號clk44與第二個晶體管電路100中的第二輸入端接收到的第二路時鐘信號clk55相鄰，由此確定該兩個晶體管電路100相鄰。

在本申請實際應用中，選擇一組相鄰差分時鐘信號的開關管為閉合狀態(tài)，剩余為斷開狀態(tài)。具體例如，控制開關管nm2、nm5閉合，則剩余的開關管nm8、nm11、nm14、nm17均為斷開狀態(tài)。因此，本申請一共存在有6種開關管控制方式，分別為：開關管nm2、nm5閉合，開關管nm8、nm11、nm14、nm17斷開；開關管nm5、nm8閉合，開關管nm2、nm11、nm14、nm17斷開；開關管nm8、nm11閉合，開關管nm2、nm5、nm14、nm17斷開；開關管nm11、nm14閉合，開關管nm2、nm5、nm8、nm17斷開；開關管nm14、nm17閉合，開關管nm2、nm5、nm8、nm11斷開；開關管nm17、nm2閉合，開關管nm5、nm8、nm11、nm14斷開。

對于相位從0°變化至360°的范圍中，本申請將其分成每相鄰時鐘信號的相位差為60°，如圖6所示，3組差分時鐘信號相交，以一個相鄰時鐘信號為例，其相位為n，輸入的數(shù)字控制碼有n個，步長為其時鐘信號相位的增量調整值為這相比于現(xiàn)有相位插值器時鐘相位的增量調整值來說，時鐘信號的精度值提高，相位可控精準提高。

此外，當本申請?zhí)峁┑南辔徊逯灯髦?，任意一組差分時鐘信號對應的兩組晶體管電路100中的第三nmos晶體管130斷開時，所述相位插值器便作為用于接收2組差分時鐘信號的現(xiàn)有相位插值器使用。具體地，本申請中開關管nm2、nm5、nm8、nm11、nm14、nm17中，任意一組差分時鐘信號對應的開關管斷開狀態(tài)，不進行工作，例如nm2、nm11斷開，而其他兩組差分時鐘信號對應的開關管nm5、nm8、nm14、nm17正常工作時，即形成2組差分時鐘信號輸入的相位插值器。也就是，本申請可以同時滿足現(xiàn)有相位插值器的作用，僅輸入2組差分時鐘信號。

因此，本申請?zhí)峁┑南辔徊逯灯?，包括第一電阻r0、第二電阻r1、6組晶體管電路100和m個電流切換單元200。其中，第一電阻r0的一端、第二電阻r1的一端分別與電源連接；6組晶體管電路中，每組晶體管電路100分別包括第一nmos晶體管110、第二nmos晶體管120和第三nmos晶體管130，第一nmos晶體管110的漏極與第一電阻r0的另一端連接，第二nmos晶體管120的漏極與第二電阻r1的另一端連接，第一nmos晶體管110的源極、第二nmos晶體管120的源極分別與第三nmos晶體管130的漏極連接；6組晶體管電路中，其中3組晶體管電路100中的第三nmos晶體管130的源極分別與m個電流切換單元200的第一端連接，剩余3組晶體管電路100中的第三nmos晶體管130的源極分別與m個電流切換單元200的第二端連接。本申請中，每組晶體管電路100中的第一nmos晶體管110的柵極作為所述相位插值器的第一輸入端，第二nmos晶體管120的柵極作為所述相位插值器的第二輸入端；所述第一輸入端接收到的第一路時鐘信號與所述第二輸入端接收到的第二路時鐘信號組成差分時鐘信號，該第一路時鐘信號與第二路時鐘信號頻率相同、相位相差180°；所述第一nmos晶體管110的漏極、第二nmos晶體管120的漏極分別作為所述相位插值器的輸出端。本申請?zhí)峁┑南辔徊逯灯髂軌蛲瑫r輸入3組差分時鐘信號，并進行相位控制，通過采用非常精細的增量來調整時鐘信號的相位，使每個時鐘信號的相位的間隔步長較短，相位可控性更加精準，輸出的時鐘信號具有低抖動、信號精度更高的特點，提高了輸出時鐘信號的精度和相位可控性。

需要說明的是，在本文中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

以上對本申請所提供的一種相位插值器進行了詳細介紹，本文中應用了具體個例對本申請的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本申請的思想，在具體實施方式及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本申請的限制。