技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及一種具備幀對(duì)齊功能的高速串并轉(zhuǎn)換電路，能夠?qū)崿F(xiàn)高速串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，電路主體包括三個(gè)模塊：時(shí)鐘管理模塊，可以產(chǎn)生各種相位的時(shí)鐘，用于串行數(shù)據(jù)采樣及解串模塊和幀對(duì)齊模塊；串行數(shù)據(jù)采樣及解串模塊，對(duì)串行數(shù)據(jù)進(jìn)行采樣，利用時(shí)鐘管理模塊輸出的時(shí)鐘進(jìn)行上升沿和下降沿的同步采樣，并利用移位寄存器組幀成并行數(shù)據(jù)；幀對(duì)齊模塊，對(duì)前級(jí)的并行數(shù)據(jù)進(jìn)行幀對(duì)齊，比較發(fā)送數(shù)據(jù)和組幀之后的并行數(shù)據(jù)，根據(jù)比對(duì)結(jié)果對(duì)并行數(shù)據(jù)進(jìn)行移位重組，保證最終并行輸出的準(zhǔn)確性。本發(fā)明結(jié)構(gòu)簡單，使用靈活，可靠性高，能夠滿足高速串行通信系統(tǒng)中串并轉(zhuǎn)換的要求。

技術(shù)研發(fā)人員：邵健
受保護(hù)的技術(shù)使用者：中國電子科技集團(tuán)公司第五十八研究所
技術(shù)研發(fā)日：2017.06.28
技術(shù)公布日：2017.09.29