本實用新型涉及微波器件功率合成封裝領(lǐng)域，具體是一種6-18GHz功率合成模塊。

背景技術(shù)：

微波功率器件傳統(tǒng)的封裝方式是將器件直接燒結(jié)在微波管殼內(nèi)，利用鍵合金絲引出器件的柵極和漏極，由于鍵合線和管殼會引入電感和電容效應(yīng)，并且隨著工作頻率的增加，封裝后的功率管與裸芯片時的S參數(shù)相差較大，嚴(yán)重影響了電路設(shè)計的準(zhǔn)確性。為了滿足微波發(fā)射系統(tǒng)高功率輸出的需求，功率器件的柵寬在不斷地增大，相應(yīng)器件的輸入阻抗和輸出阻抗在不斷減小，外部電路實現(xiàn)寬帶匹配的難度越來越大。通信、雷達(dá)及微波測量等系統(tǒng)都需要內(nèi)匹配功率放大器，在內(nèi)匹配功率放大器的設(shè)計中，常用的提高帶寬的方式主要有4種：平衡式放大器、負(fù)反饋式放大器、有耗匹配式放大器、有源匹配式放大器。平衡式放大器能做到倍頻或略寬；負(fù)反饋式放大器由于引入了反饋電阻，以犧牲增益為代價擴展頻率而且降低了輸出功率；有耗匹配式放大器同樣會降低增益；有源匹配放大器可以獲得10倍頻程的放大，但其直流功耗大，級間匹配困難，可靠性較低。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種6-18GHz功率合成模塊，以至少實現(xiàn)兼顧寬帶、高增益指標(biāo)和高功率輸出，改善輸入輸出駐波的效果。

本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的：一種6-18GHz功率合成模塊，它包括過度基片、輸入端蘭格耦合器、第一功率芯片、第二功率芯片、輸出端蘭格耦合器、第一外圍電路和第二外圍電路，所述過度基片的一端與外接射頻輸入引腳連接，另一端與輸入端蘭格耦合器的第一端口連接；所述輸入端蘭格耦合器的第二端與第一功率芯片的射頻信號輸入端口連接，所述輸入端蘭格耦合器的第三端與第二功率芯片的射頻信號輸入端口連接；所述第一功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器的第二端連接，所述第二功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器的第三端連接；所述輸出端蘭格耦合器的第一端與外接射頻輸出引腳連接；所述第一外圍電路的輸入端與第一柵極供電引腳連接，所述第一外圍電路的輸出端與第一漏極供電引腳連接；所述第二外圍電路的輸入端與第二柵極供電引腳連接，所述第二外圍電路的輸出端與第二漏極供電引腳連接。

所述過度基片的一端與外接射頻輸入引腳通過兩根金絲連接，另一端與輸入端蘭格耦合器的第一端口通過兩根金絲連接；所述輸入端蘭格耦合器的第二端與第一功率芯片的射頻信號輸入端口通過兩根金絲連接，所述輸入端蘭格耦合器的第三端與第二功率芯片的射頻信號輸入端口通過兩根金絲連接；所述第一功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器的第二端通過兩根金絲連接，所述第二功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器的第三端通過兩根金絲連接；所述輸出端蘭格耦合器的第一端與外接射頻輸出引腳通過三根金絲連接；所述第一外圍電路的輸入端與第一柵極供電引腳通過一根金絲連接，所述第一外圍電路的輸出端與第一漏極供電引腳通過三根金絲連接；所述第二外圍電路的輸入端與第二柵極供電引腳通過一根金絲連接，所述第二外圍電路的輸出端與第二漏極供電引腳通過三根金絲連接。

所述的第一外圍電路、第二外圍電路分別包括多個電容、多個連接電通路，所述的輸入端蘭格耦合器、輸出端蘭格耦合器分別包括連接電通路；在第一外圍電路中，第一電容的一端與第一柵極供電引腳連接，另一端與第二電容的一端連接，第二電容的另一端與第一連接電通路連接，第一連接電通路與第三電容的一端連接，第三電容的另一端與第一功率芯片的第一Vg端連接，第四電容的一端與第一功率芯片的第一Vd端連接，第四電容的另一端與第二連接電通路連接，第二連接電通路與第五電容的第一端連接，第五電容的第二端與第一功率芯片的第二Vd端連接，第五電容的第三端與第三連接電通路連接，第三連接電通路與第六電容的一端連接，第六電容的另一端與第一漏極供電引腳連接，第七電容的第一端與輸出端蘭格耦合器的連接電通路連接，第七電容的第二端與第一功率芯片的第三Vd端連接，第七電容的第三端與第四連接電通路連接，第四連接電通路與第八電容的一端連接，第八電容的另一端與第一功率芯片的第四Vd端連接，第九電容的一端與第一功率芯片的第二Vg端連接，第九電容的另一端與輸入端蘭格耦合器的連接電通路連接，所述第一連接電通路與輸入端耦合器的連接電通路連接，所述第三連接電通路與輸出端耦合器的連接電通路連接；

進(jìn)一步，在第二外圍電路中，第十電容的一端與第二柵極供電引腳連接，另一端與第十一電容的一端連接，第十一電容的另一端與第五連接電通路連接，第五連接電通路與第十二電容的一端連接，第十二電容的另一端與第二功率芯片的第二Vg端連接，第十三電容的一端與第二功率芯片的第四Vd端連接，第十三電容的另一端與第六連接電通路連接，第六連接電通路與第十四電容的第一端連接，第十四電容的第二端與第二功率芯片的第三Vd端連接，第十四電容的第三端與第七連接電通路連接，第七連接電通路與第十五電容的一端連接，第十五電容的另一端與第二漏極供電引腳連接，第十六電容的第一端與輸出耦合器的連接電通路連接，第十六電容的第二端與第二功率芯片的第二Vd端連接，第十六電容的第三端與第八連接電通路連接，第八連接電通路與第十七電容的一端連接，第十七電容的另一端與第二功率芯片的第一Vd端連接，第十八電容的一端與第二功率芯片的第一Vg端連接，第十八電容的另一端與輸入端蘭格耦合器的連接電通路連接，所述第五連接電通路與輸入端蘭格耦合器的連接電通路連接，所述第七連接電通路與輸出端蘭格耦合器的連接電通路連接；

第十九電容的一端與輸入端蘭格耦合器的連接電通路連接，第十九電容的另一端接地，第二十電容的一端與輸出端蘭格耦合器的連接電通路連接，第二十電容的另一端接地。

進(jìn)一步，在第一外圍電路中，第一電容的一端與第一柵極供電引腳通過一根金絲連接，另一端與第二電容的一端通過一根金絲連接，第二電容的另一端與第一連接電通路通過一根金絲連接，第一連接電通路與第三電容的一端通過一根金絲連接，第三電容的另一端與第一功率芯片的第一Vg端通過一根金絲連接，第四電容的一端與第一功率芯片的第一Vd端通過兩根金絲連接，第四電容的另一端與第二連接電通路通過三根金絲連接，第二連接電通路與第五電容的第一端通過三根金絲連接，第五電容的第二端與第一功率芯片的第二Vd端通過三根金絲連接，第五電容的第三端與第三連接電通路通過三根金絲連接，第三連接電通路與第六電容的一端通過三根金絲連接，第六電容的另一端與第一漏極供電引腳通過三根金絲連接，第七電容的第一端與輸出端蘭格耦合器的連接電通路通過三根金絲連接，第七電容的第二端與第一功率芯片的第三Vd端通過三根金絲連接，第七電容的第三端與第四連接電通路通過三根金絲連接，第四連接電通路與第八電容的一端通過三根金絲連接，第八電容的另一端與第一功率芯片的第四Vd端通過兩根金絲連接，第九電容的一端與第一功率芯片的第二Vg端通過一根金絲連接，第九電容的另一端與輸入端蘭格耦合器的連接電通路通過一根金絲連接，所述第一連接電通路與輸入端蘭格耦合器的連接電通路通過一根金絲連接，所述第三連接電通路與輸出端蘭格耦合器的連通過一根金絲接電通路連接；

進(jìn)一步，在第二外圍電路中，第十電容的一端與第二柵極供電引腳通過一根金絲連接，另一端與第十一電容的一端通過一根金絲連接，第十一電容的另一端與第五連接電通路通過一根金絲連接，第五連接電通路與第十二電容的一端通過一根金絲連接，第十二電容的另一端與第二功率芯片的第一Vg端通過一根金絲連接，第十三電容的一端與第二功率芯片的第一Vd端通過兩根金絲連接，第十三電容的另一端與第六連接電通路通過三根金絲連接，第六連接電通路與第十四電容的第一端通過三根金絲連接，第十四電容的第二端與第二功率芯片的第二Vd端通過三根金絲連接，第十四電容的第三端與第七連接電通路通過三根金絲連接，第七連接電通路與第十五電容的一端通過三根金絲連接，第十五電容的另一端與第二漏極供電引腳通過三根金絲連接，第十六電容的第一端與輸出端蘭格耦合器的連接電通路通過三根金絲連接，第十六電容的第二端與第二功率芯片的第三Vd端通過三根金絲連接，第十六電容的第三端與第八連接電通路通過三根金絲連接，第八連接電通路與第十七電容的一端連接，第十七電容的另一端與第二功率芯片的第四Vd端通過兩根金絲連接，第十八電容的一端與第二功率芯片的第一Vg端通過一根金絲連接，第十八電容的另一端與輸入端蘭格耦合器的連接電通路通過一根金絲連接，所述第五連接電通路與輸入端蘭格耦合器的連接電通路通過一根金絲連接，所述第七連接電通路與輸出端蘭格耦合器的連接電通路通過三根金絲連接；

第十九電容的一端與輸入端蘭格耦合器的連接電通路通過一根金絲連接，第十九電容的另一端接地，第二十電容的一端與輸出端蘭格耦合器的連接電通路通過兩根金絲連接，第二十電容的另一端接地。

所述的輸入端蘭格耦合器和輸出端蘭格耦合器分別包括五根指線，所述的五根指線包括三根長指線和兩根短指線，兩根短指線的中央端頭位置分別設(shè)置有第一加寬金絲壓點、第二加寬金絲壓點，第一長指線的兩端分別設(shè)置有第三加寬金絲壓點和第四加寬金絲壓點，第二長指線的兩端分別設(shè)置有第五加寬金絲壓點和第六加寬金絲壓點，中央長指線的中部設(shè)置有第七加寬金絲壓點，所述的第一加寬金絲壓點與第七加寬金絲壓點的第一連接位置連接，所述的第二加寬金絲壓點與第七加寬金絲壓點的第二連接位置連接，所述的第三加寬金絲壓點與第五加寬金絲壓點連接，所述的第四加寬金絲壓點與第六加寬金絲壓點連接。

所述的第一加寬金絲壓點與第七加寬金絲壓點的第一連接位置通過兩根金絲連接，所述的第二加寬金絲壓點與第七加寬金絲壓點的第二連接位置通過兩根金絲連接，所述的第三加寬金絲壓點與第五加寬金絲壓點通過兩根金絲連接，所述的第四加寬金絲壓點與第六加寬金絲壓點通過兩根金絲連接。

所述的第一連接位置、第二連接位置為中央指線上使用同一加寬工藝實現(xiàn)的加寬部分，第一連接位置與第二連接位置連接。

所述的輸入蘭格耦合器的隔離端與第一薄膜電阻的一端連接，第一薄膜電阻的另一端接地，所述的輸出蘭格耦合器的隔離端與第二薄膜電阻的一端連接，第二薄膜電阻的另一端接地。

進(jìn)一步，它還包括封裝殼體和外接引腳，外接引腳從封裝殼體內(nèi)引出，封裝殼體上下兩邊各設(shè)置有兩個底部為半圓形的開口，在四個頂角位置沿與垂直方向呈30度~45度的范圍切削掉封裝殼體四個90度的頂角；所述的外接引腳包括第一柵極供電外接引腳、射頻輸入外接引腳、第二柵極供電外接引腳、第一漏極供電外接引腳、射頻輸出外接引腳和第二漏極供電外接引腳，第一柵極供電外接引腳與所述的第一柵極供電引腳連接，射頻輸入外接引腳與所述的射頻輸入引腳連接，第二柵極供電外接引腳與所述的第二柵極供電引腳連接，第一漏極供電外接引腳與所述的第一漏極供電引腳連接，射頻輸出外接引腳與所述的射頻輸出引腳連接，第二漏極供電外接引腳與所述的第二漏極供電引腳連接。

所述的輸入端蘭格耦合器、輸出端蘭格耦合器均為陶瓷基耦合器，分別燒結(jié)安裝在所述封裝殼體內(nèi)部；所述的第一功率芯片、第二功率芯片均為GaN基功率芯片，所述的GaN基功率芯片為TGMC103G4。

本實用新型的有益效果是：本實用新型提供了一種寬帶功率合成放大器，能同時兼顧寬帶、高增益指標(biāo)和高功率輸出，利用蘭格耦合器進(jìn)行功率合成，改善了輸入輸出駐波，方便前后級多管級聯(lián)使用，并且蘭格耦合器基于陶瓷基片設(shè)計，能明顯減小耦合器體積，利于集成，而采用兩個蘭格耦合器分別作為功率分配器器和合成器，加上蘭格耦合器自身體積小的特點，相比其他耦合方案又進(jìn)一步降低了合成模塊的體積，所采用的蘭格耦合器是對經(jīng)典蘭格耦合器進(jìn)行改進(jìn)后的蘭格耦合器，性能指標(biāo)更加突出；通過金絲連接不同的元件，在保證性能指標(biāo)優(yōu)良的前提下，合理控制連接金絲數(shù)量，降低組件成本，蘭格耦合器工藝難點始終是在耦合交叉指的鍵合，基于蘭格耦合器的指線加寬金絲壓點，降低了微加工工藝中金絲線的鍵合難度，提高了金絲線鍵合效率，降低了工藝加工成本；功率芯片則是GaN基功率芯片，在6-18GHz頻率范圍內(nèi)提供29dB功率增益和42.2dBm飽和輸出功率，偏置電路所用芯片電容的單層電容，本實用新型在6-18GHz內(nèi)具有10.3±0.5dB的增益，頻帶內(nèi)輸入駐波小于1.4dB，非常適合用于寬帶系統(tǒng)的射頻信號放大。

附圖說明

圖1為本實用新型的結(jié)構(gòu)示意圖；

圖2為實用新型的功率附加效率測試曲線；

圖3為實用新型的放大器電壓駐波比測試曲線；

圖4為本實用新型的功率芯片管腳示意圖；

圖中，1-輸入端蘭格耦合器，2-輸出端蘭格耦合器，51-第一電容，41-第二電容，31-第一連接電通路，32-第二連接電通路，42-第六電容，52-第十電容，43-第十一電容，33-第五連接電通路，34-第六連接電通路，44-第十五電容，11-第十九電容，12-第二十電容，701-第一柵極供電引腳，702-射頻輸入外接引腳，703-第二柵極供電外接引腳，706-第一漏極供電外接引腳，705-射頻輸出外接引腳，704-第二漏極供電外接引腳，8-封裝管殼。

具體實施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實用新型的技術(shù)方案，但本實用新型的保護(hù)范圍不局限于以下所述。

如圖1，4所示，一種6-18GHz功率合成模塊，它包括過度基片6、輸入端蘭格耦合器1、第一功率芯片、第二功率芯片、輸出端蘭格耦合器2、第一外圍電路和第二外圍電路，所述過度基片6的一端與射頻輸入外接引腳702連接，另一端與輸入端蘭格耦合器的第一端連接；所述輸入端蘭格耦合器的第二端與第一功率芯片的射頻信號輸入端口連接，所述輸入端蘭格耦合器的第三端與第二功率芯片的射頻信號輸入端口連接；所述第一功率芯片的射頻放大信號輸出端與輸出端蘭格耦合器的第二端連接，所述第二功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器的第三端連接；所述輸出端蘭格耦合器的第一端與射頻輸出外接引腳705連接；所述第一外圍電路的輸入端與第一柵極供電外接引腳701連接，所述第一外圍電路的輸出端與第一漏極供電外接引腳706連接；所述第二外圍電路的輸入端與第二柵極供電外接引腳703連接，所述第二外圍電路的輸出端與第二漏極供電外接引腳704連接。

所述過度基片6的一端與外接射頻輸入外接引腳702通過兩根金絲連接，另一端與輸入端蘭格耦合器的第一端口通過兩根金絲連接；所述輸入端蘭格耦合器1的第二端與第一功率芯片的射頻信號輸入端口通過兩根金絲連接，所述輸入端蘭格耦合器1的第三端與第二功率芯片的射頻信號輸入端口通過兩根金絲連接；所述第一功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器2的第二端通過兩根金絲連接，所述第二功率芯片的射頻放大信號輸出端口與輸出端蘭格耦合器2的第三端通過兩根金絲連接；所述輸出端蘭格耦合器2的第一端與外接射頻輸出外接引腳705通過三根金絲連接；所述第一外圍電路的輸入端與第一柵極供電外接引腳701通過一根金絲連接，所述第一外圍電路的輸出端與第一漏極供電外接引腳706通過三根金絲連接；所述第二外圍電路的輸入端與第二柵極供電外接引腳703通過一根金絲連接，所述第二外圍電路的輸出端與第二漏極供電外接引腳704通過三根金絲連接。

所述的第一外圍電路、第二外圍電路分別包括多個電容、多個連接電通路，所述的輸入端耦合器1、輸出端耦合器2分別包括連接電通路；在第一外圍電路中，第一電容51的一端與第一柵極供電引腳連接，另一端與第二電容41的一端連接，第二電容41的另一端與第一連接電通路31連接，第一連接電通路31與第三電容的一端連接，第三電容的另一端與第一功率芯片的第一Vg端連接，第四電容的一端與第一功率芯片的第一Vd端連接，第四電容的另一端與第二連接電通路連接，第二連接電通路與第五電容的第一端連接，第五電容的第二端與第一功率芯片的第二Vd端連接，第五電容的第三端與第三連接電通路32連接，第三連接電通路32與第六電容42的一端連接，第六電容的另一端與第一漏極供電引腳706連接，第七電容的第一端與輸出端蘭格耦合器2的連接電通路連接，第七電容的第二端與第一功率芯片的第三Vd端連接，第七電容的第三端與第四連接電通路連接，第四連接電通路與第八電容的一端連接，第八電容的另一端與第一功率芯片的第四Vd端連接，第九電容的一端與第一功率芯片的第二Vg端連接，第九電容的另一端與輸入端蘭格耦合器1的連接電通路連接，所述第一連接電通路與輸入端耦合器的連接電通路連接，所述第三連接電通路與輸出端蘭格耦合器2的連接電通路連接；

在第二外圍電路中，第十電容52的一端與第二柵極供電引腳703連接，另一端與第十一電容43的一端連接，第十一電容43的另一端與第五連接電通路33連接，第五連接電通路33與第十二電容的一端連接，第十二電容的另一端與第二功率芯片的第二Vg端連接，第十三電容的一端與第二功率芯片的第四Vd端連接，第十三電容的另一端與第六連接電通路連接，第六連接電通路與第十四電容的第一端連接，第十四電容的第二端與第二功率芯片的第三Vd端連接，第十四電容的第三端與第七連接電通路34連接，第七連接電通路34與第十五電容44的一端連接，第十五電容44的另一端與第二漏極供電引腳704連接，第十六電容的第一端與輸出蘭格耦合器2的連接電通路連接，第十六電容的第二端與第二功率芯片的第二Vd端連接，第十六電容的第三端與第八連接電通路連接，第八連接電通路與第十七電容的一端連接，第十七電容的另一端與第二功率芯片的第一Vd端連接，第十八電容的一端與第二功率芯片的第一Vg端連接，第十八電容的另一端與輸入端蘭格耦合器的連接電通路連接，所述第五連接電通路33與輸入端耦合器的連接電通路連接，所述第七連接電通路34與輸出端蘭格耦合器2的連接電通路連接；

第十九電容11的一端與輸入蘭格耦合器的連接電通路連接，第十九電容的另一端接地，第二十電容12的一端與輸出蘭格耦合器的連接電通路連接，第二十電容的另一端接地。

進(jìn)一步，在第一外圍電路中，第一電容51的一端與第一柵極供電引腳通過一根金絲連接，另一端與第二電容41的一端通過一根金絲連接，第二電容41的另一端與第一連接電通路31通過一根金絲連接，第一連接電通路31與第三電容的一端通過一根金絲連接，第三電容的另一端與第一功率芯片的第一Vg端通過一根金絲連接，第四電容的一端與第一功率芯片的第一Vd端通過兩根金絲連接，第四電容的另一端與第二連接電通路通過三根金絲連接，第二連接電通路與第五電容的第一端通過三根金絲連接，第五電容的第二端與第一功率芯片的第二Vd端通過三根金絲連接，第五電容的第三端與第三連接電通路32通過三根金絲連接，第三連接電通路32與第六電容42的一端通過三根金絲連接，第六電容的另一端與第一漏極供電引腳706通過三根金絲連接，第七電容的第一端與輸出端蘭格耦合器2的連接電通路通過三根金絲連接，第七電容的第二端與第一功率芯片的第三Vd端通過三根金絲連接，第七電容的第三端與第四連接電通路通過三根金絲連接，第四連接電通路與第八電容的一端通過三根金絲連接，第八電容的另一端與第一功率芯片的第四Vd端通過兩根金絲連接，第九電容的一端與第一功率芯片的第二Vg端通過一根金絲連接，第九電容的另一端與輸入端蘭格耦合器1的連接電通路通過一根金絲連接，所述第一連接電通路與輸入端耦合器1的連接電通路通過一根金絲連接，所述第三連接電通路與輸出端蘭格耦合器2的連接電通路通過三根金絲連接；

在第二外圍電路中，第十電容52的一端與第二柵極供電引腳703通過一根金絲連接，另一端與第十一電容43的一端通過一根金絲連接，第十一電容43的另一端與第五連接電通路33通過一根金絲連接，第五連接電通路33與第十二電容的一端通過一根金絲連接，第十二電容的另一端與第二功率芯片的第二Vg端通過一根金絲連接，第十三電容的一端與第二功率芯片的第四Vd端通過兩根金絲連接，第十三電容的另一端與第六連接電通路通過三根金絲連接，第六連接電通路與第十四電容的第一端通過三根金絲連接，第十四電容的第二端與第二功率芯片的第三Vd端通過三根金絲連接，第十四電容的第三端與第七連接電通路34通過三根金絲連接，第七連接電通路34與第十五電容44的一端通過三根金絲連接，第十五電容44的另一端與第二漏極供電引腳704通過三根金絲連接，第十六電容的第一端與輸出蘭格耦合器2的連接電通路通過三根金絲連接，第十六電容的第二端與第二功率芯片的第二Vd端通過三根金絲連接，第十六電容的第三端與第八連接電通路通過三根金絲連接，第八連接電通路與第十七電容的一端通過三根金絲連接，第十七電容的另一端與第二功率芯片的第一Vd端通過兩根金絲連接，第十八電容的一端與第二功率芯片的第一Vg端通過一根金絲連接，第十八電容的另一端與輸入端蘭格耦合器1的連接電通路通過一根金絲連接，所述第五連接電通路33與輸入端耦合器的連接電通路通過一根金絲連接，所述第七連接電通路34與輸出端蘭格耦合器2的連接電通路通過三根金絲連接；

第十九電容11的一端與輸入蘭格耦合器的連接電通路通過一根金絲連接，第十九電容的另一端接地，第二十電容12的一端與輸出蘭格耦合器的連接電通路通過兩根金絲連接，第二十電容的另一端接地。

所述的輸入端蘭格耦合器和輸出端蘭格耦合器分別包括五根指線，所述的五根指線包括三根長指線和兩根短指線，兩根短指線的中央端頭位置分別設(shè)置有第一加寬金絲壓點、第二加寬金絲壓點，第一長指線的兩端分別設(shè)置有第三加寬金絲壓點和第四加寬金絲壓點，第二長指線的兩端分別設(shè)置有第五加寬金絲壓點和第六加寬金絲壓點，中央長指線的中部設(shè)置有第七加寬金絲壓點，所述的第一加寬金絲壓點與第七加寬金絲壓點的第一連接位置連接，所述的第二加寬金絲壓點與第七加寬金絲壓點的第二連接位置連接，所述的第三加寬金絲壓點與第五加寬金絲壓點連接，所述的第四加寬金絲壓點與第六加寬金絲壓點連接。

所述的第一加寬金絲壓點與第七加寬金絲壓點的第一連接位置通過兩根金絲連接，所述的第二加寬金絲壓點與第七加寬金絲壓點的第二連接位置通過兩根金絲連接，所述的第三加寬金絲壓點與第五加寬金絲壓點通過兩根金絲連接，所述的第四加寬金絲壓點與第六加寬金絲壓點通過兩根金絲連接。

所述的第一連接位置、第二連接位置為中央指線上使用同一加寬工藝實現(xiàn)的加寬部分，第一連接位置與第二連接位置連接。

所述的輸入蘭格耦合器的隔離端與第一薄膜電阻的一端連接，第一薄膜電阻的另一端接地，所述的輸出蘭格耦合器的隔離端與第二薄膜電阻的一端連接，第二薄膜電阻的另一端接地。

進(jìn)一步，它還包括封裝殼體8和外接引腳，外接引腳從封裝殼體內(nèi)引出，封裝殼體上下兩邊各設(shè)置有兩個底部為半圓形的開口，在四個頂角位置沿與垂直方向呈30度~45度的范圍切削掉封裝殼體四個90度的頂角；所述的外接引腳包括第一柵極供電外接引腳、射頻輸入外接引腳、第二柵極供電外接引腳、第一漏極供電外接引腳、射頻輸出外接引腳和第二漏極供電外接引腳，第一柵極供電外接引腳與所述的第一柵極供電引腳連接，射頻輸入外接引腳與所述的射頻輸入引腳連接，第二柵極供電外接引腳與所述的第二柵極供電引腳連接，第一漏極供電外接引腳與所述的第一漏極供電引腳連接，射頻輸出外接引腳與所述的射頻輸出引腳連接，第二漏極供電外接引腳與所述的第二漏極供電引腳連接。

所述的輸入端蘭格耦合器、輸出端蘭格耦合器均為陶瓷基耦合器，分別燒結(jié)安裝在所述封裝殼體內(nèi)部；如圖4所示，所述的第一功率芯片、第二功率芯片均為GaN基功率芯片，所述的GaN基功率芯片為TGMC103G4。

過度基片6用于對整個功率模塊的增益進(jìn)行微調(diào)。

所述的輸入射頻外接引腳為端口50Ω匹配的射頻輸入引腳，所述的輸出射頻外接引腳為端口50Ω匹配的射頻輸出引腳。

輸入端蘭格耦合器用于功率分配，第一端口作輸入端口，第二端口為直通端口（作輸出端口使用），第三端口為耦合端口（作輸出端口使用），將輸入信號等分為兩路相差90°相位的信號，然后分別進(jìn)入兩只功率芯片進(jìn)行放大，隔離端口連接薄膜電阻，通過薄膜電阻接地。

輸出端蘭格耦合器用于功率合成，第一端口為輸出端口，第二端口為直通端口（作輸入端口使用），第三端口為耦合端口（作輸入端口使用），將功率芯片放大后的信號合成一路信號輸出，隔離端口連接薄膜電阻，通過薄膜電阻接地。

利用HFSS軟件對設(shè)計的寬帶蘭格耦合器進(jìn)行建模、仿真，得到耦合器在6-18GHz的插損、端口駐波曲線，通過仿真結(jié)果可以看出，寬帶蘭格耦合器在6-18GHz內(nèi)具有10.3±0.5dB的增益，頻帶內(nèi)輸入駐波小于1.4dB，非常適合于實際應(yīng)用。

如圖2，3所示，為本實用新型的放大測試指標(biāo)，可以看出功率附加效率等參數(shù)指標(biāo)具有優(yōu)異的測試結(jié)果。

以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)理解本實用新型并非局限于本文所披露的形式，不應(yīng)看作是對其他實施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進(jìn)行改動。而本領(lǐng)域人員所進(jìn)行的改動和變化不脫離本實用新型的精神和范圍，則都應(yīng)在本實用新型所附權(quán)利要求的保護(hù)范圍內(nèi)。