1.一種脈搏信號處理芯片的前置放大電路，其特征在于包括第一差分放大器A1，第二差分放大器A2，第三差分放大器A3，第一電阻R1，第二電阻R2，第三電阻R3，第四電阻R4，第五電阻R5，第六電阻R6，以及可變電阻Rw，其中三個放大器的電源端都連接VDD和GND，第一差分放大器A1的輸入端正極連接輸入級VP，負極連接第一電阻R1和可變電阻Rw的連接端，第一差分放大器A1的輸出端連接第一電阻R1和第三電阻R3的連接端；第二差分放大器A2的輸入端正極連接輸入級VN，負極連接可變電阻Rw的另一連接端，第二差分放大器A2的輸出端連接第二電阻R2和第四電阻R4的連接端；第三差分放大器A3的輸入端正極連接第三電阻R3和第五電阻R5的連接端，第五電阻R5另一端連接第三差分放大器A3的輸出端，第三差分放大器A3的輸入端負極連接第四電阻R4和第六電阻R6的連接端，第六電阻R6另一端連接GND；其中，VDD表示模擬電源，為整體電路提供電源，GND為模擬接地，為整體電路提供標準地，VP為輸入信號的正極端，VN為輸入信號的負極端，Vout為輸出信號端。
2.如權利要求1所述的脈搏信號處理芯片的前置放大電路，其特征在于具有兩個結構相同的差分放大器A1和A2，其結構包括六個PMOS管M1，M2，M5，M7，M8，M9和八個NMOS管M3，M4，M6，M10，M11，M12，M13，M14，其中兩個NMOS管M3和M4的源極分別連接到GND，其柵極互相連接并連接到NMOS管M3的漏極，其漏極分別連接PMOS管M1和M2的漏極，NMOS管M4的漏極連接NMOS管M14的源極和NMOS管M6的柵極，PMOS管M1和M2的柵極分別連接輸入端VP和VN，其源極互相連接并連接到PMOS管M5的漏極，M5的源極連接VDD，柵極連接PMOS管M7，M8和M9的柵極，并與PMOS管M8的漏極連接，PMOS管M8和M9的源極分別連接到VDD，其漏極分別連接NMOS管M10和M11的漏極，M10和M11的柵極互相連接并連接到NMOS管M11的漏極，且M11的漏極與NMOS管M14的柵極連接，其源極分別連接NMOS管M12和M13的漏極，M12和M13的柵極互相連接并連接到NMOS管M13的漏極，M13的源極連接到GND，M12的源極連接電阻R的一端，R的另一端與GND連接，PMOS管M7的源極與VCC連接，漏極與電容Cc的一端連接，輸出端Vout和NMOS管M6的漏極連接，電容Cc的另一端連接NMOS管M14的漏極，NMOS管M6的源極連接到GND。
3.如權利要求1所述的脈搏信號處理芯片的前置放大電路，其特征在于具有一個高增益的雙端輸入單端輸出的放大器A3，其結構包括十個PMOS管P1，P2，P3，P4，P5，P6，P7，P8，P9，P10和六個NMOS管N1，N2，N3，N4，N5，N6，其中兩個NMOS管N1和N2的源極分別連接到GND，其柵極互相連接且連接到NMOS管N1的漏極，再連接到PMOS管P3的漏極，NMOS管N2的漏極連接到輸出端Vout，再連接到PMOS管P4的漏極，PMOS管P3和P4的柵極互相連接且連接到PMOS管P4的漏極和PMOS管P7和P8的柵極，PMOS管P3和P4的源極互相連接且連接到PMOS管P5的漏極和PMOS管P7的源極，PMOS管P3和P4的柵極分別連接輸入端VP和VN，PMOS管P5，P6，P9和P10的源極分別連接VDD，且PMOS管P5，P6，P9和P10的柵極互相連接且連接PMOS管P9的漏極，PMOS管P6的漏極連接NMOS管N4的漏極，NMOS管N3和N4的柵極互相連接且連接到NMOS管N4的漏極，NMOS管N3和N4的源極分別連接GND，NMOS管N3的漏極連接PMOS管P8的漏極，PMOS管P8的源極連接PMOS管P7的漏極，PMOS管P9和P10的漏極分別連接NMOS管N5和N6的漏極，NMOS管N5和N6的柵極相互連接且連接到NMOS管N6的漏極，NMOS管N5和N6的源極分別連接電阻R的一端和GND，電阻R的另一端連接GND。