本發(fā)明涉及通信，尤其是指一種ldpc編碼方法、裝置、網(wǎng)絡(luò)設(shè)備及存儲介質(zhì)。

背景技術(shù)：

1、通信編解碼為無線通信的重要組成部分，通信編解碼的應(yīng)用能夠有效提升信號傳輸?shù)馁|(zhì)量。相較于4g而言，5g能夠大大提升數(shù)據(jù)的傳輸速率，使其達(dá)到10gb/s左右，因此對信道編碼技術(shù)提出了更高的要求。由于低密度奇偶校驗(yàn)碼(low?density?parity?checkcode，ldpc)性能接近于香農(nóng)極限，因此被選為5g通信編解碼技術(shù)，用于信道編碼。

2、但是，當(dāng)前5g基站中的芯片都是基于存儲單元與計(jì)算單元分離的“馮諾依曼”架構(gòu)，在面向大帶寬、高速率的場景，傳輸和處理海量的數(shù)據(jù)，ldpc通信編解碼任務(wù)存在算力不足、編碼效率低和功耗較高的問題。因此，亟需在計(jì)算性能和自主可控性兩方面發(fā)力，構(gòu)建新型國產(chǎn)算力技術(shù)生態(tài)，提升5g基站ldpc編碼能力，提升基站設(shè)備計(jì)算性能，促進(jìn)算力與網(wǎng)絡(luò)的深度融合。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明技術(shù)方案的目的在于提供一種ldpc編碼方法、裝置、網(wǎng)絡(luò)設(shè)備及存儲介質(zhì)，用于解決現(xiàn)有技術(shù)ldpc編碼存在算力不足、編碼效率低和功耗較高的問題。

2、本發(fā)明實(shí)施例提供一種低密度奇偶校驗(yàn)碼ldpc編碼方法，其中，包括：

3、對待編碼信息進(jìn)行數(shù)模轉(zhuǎn)換，獲得所述待編碼信息的電壓編碼數(shù)據(jù)；

4、根據(jù)ldpc校驗(yàn)矩陣與所述電壓編碼數(shù)據(jù)，利用存算一體陣列進(jìn)行計(jì)算，獲得對所述待編碼信息進(jìn)行編碼的校驗(yàn)數(shù)據(jù)；

5、對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得所述待編碼信息對應(yīng)的校驗(yàn)碼；

6、根據(jù)所述待編碼信息和所述校驗(yàn)碼，生成所述待編碼信息的ldpc編碼數(shù)據(jù)。

7、可選地，所述的ldpc編碼方法，其中，根據(jù)ldpc校驗(yàn)矩陣與所述電壓編碼數(shù)據(jù)，利用存算一體陣列進(jìn)行計(jì)算，獲得對所述待編碼信息進(jìn)行編碼的校驗(yàn)數(shù)據(jù)，包括：

8、將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣輸入至部署有多個子矩陣的所述存算一體陣列中，與多個所述子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)；

9、其中，多個所述子矩陣是對所述ldpc校驗(yàn)矩陣進(jìn)行分塊后生成。

10、可選地，所述的ldpc編碼方法，其中，將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣輸入至部署有多個子矩陣的所述存算一體陣列中，與多個所述子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)，包括：

11、將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣輸入至所述存算一體陣列中，與多個所述子矩陣中的第一部分子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)中的第一校驗(yàn)數(shù)據(jù)；

12、將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣與多個所述子矩陣中的第二部分子矩陣進(jìn)行計(jì)算，以及將所述第一校驗(yàn)數(shù)據(jù)與多個所述子矩陣中的第三部分子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)中的第二校驗(yàn)數(shù)據(jù)；

13、其中，所述第一部分子矩陣位于第一分塊行，所述第二部分子矩陣和所述第三部分子矩陣位于第二分塊行，且所述第二部分子矩陣和所述第三部分子矩陣在所述第二分塊行由左至右排列。

14、可選地，所述的ldpc編碼方法，其中，將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣輸入至所述存算一體陣列中，與多個所述子矩陣中的第一部分子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)中的第一校驗(yàn)數(shù)據(jù)，包括：

15、將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣輸入至所述存算一體陣列中，與所述第一部分子矩陣中的第一子矩陣進(jìn)行計(jì)算，獲得第一計(jì)算數(shù)據(jù)；

16、將所述第一計(jì)算數(shù)據(jù)依次進(jìn)行模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換，獲得所述第一計(jì)算數(shù)據(jù)的第一電壓信號；

17、所述第一電壓信號在所述存算一體陣列中，與所述第一部分子矩陣中第二子矩陣的逆矩陣進(jìn)行計(jì)算，獲得第二計(jì)算數(shù)據(jù)；

18、對所述第二計(jì)算數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換后獲得所述第一校驗(yàn)數(shù)據(jù)；

19、其中，所述第一子矩陣與所述第二子矩陣在所述第一分塊行由左至右排列。

20、可選地，所述的ldpc編碼方法，其中，將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣與多個所述子矩陣中的第二部分子矩陣進(jìn)行計(jì)算，以及將所述第一校驗(yàn)數(shù)據(jù)與多個所述子矩陣中的第三部分子矩陣進(jìn)行計(jì)算，獲得所述校驗(yàn)數(shù)據(jù)中的第二校驗(yàn)數(shù)據(jù)，包括：

21、將所述電壓編碼數(shù)據(jù)的轉(zhuǎn)置矩陣與多個所述子矩陣中的第二部分子矩陣進(jìn)行計(jì)算，獲得第三計(jì)算數(shù)據(jù)；

22、對所述第一校驗(yàn)數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，獲得第二電壓信號；

23、將所述第二電壓信號的轉(zhuǎn)置矩陣與多個所述子矩陣中的第三部分子矩陣進(jìn)行計(jì)算，獲得第四計(jì)算數(shù)據(jù)；

24、對所述第三計(jì)算數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換，獲得第一信號數(shù)據(jù)，以及對所述第四計(jì)算數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換，獲得第二信號數(shù)據(jù)；

25、所述第一信號數(shù)據(jù)與所述第二信號數(shù)據(jù)相加，獲得所述第二校驗(yàn)數(shù)據(jù)。

26、可選地，所述的ldpc編碼方法，其中，對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得所述待編碼信息對應(yīng)的校驗(yàn)碼，包括：

27、依次對所述校驗(yàn)數(shù)據(jù)的每一數(shù)據(jù)位進(jìn)行奇偶數(shù)判斷，在所述校驗(yàn)數(shù)據(jù)的數(shù)據(jù)位為偶數(shù)的情況下，確定對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，所映射的所述校驗(yàn)碼的相應(yīng)位的數(shù)值為0；在所述校驗(yàn)數(shù)據(jù)的數(shù)據(jù)位為奇數(shù)的情況下，確定對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，所映射的所述校驗(yàn)碼的相應(yīng)位的數(shù)值為1。

28、可選地，所述的ldpc編碼方法，其中，所述方法還包括：

29、對所述ldpc校驗(yàn)矩陣進(jìn)行分塊，生成多個子矩陣；

30、將每一所述子矩陣分別部署于所述存算一體陣列的其中一子陣列區(qū)域；

31、其中，所述子陣列區(qū)域中的行列數(shù)量與所部署的子矩陣的行列數(shù)量匹配。

32、可選地，所述的ldpc編碼方法，其中，將每一所述子矩陣分別部署于所述存算一體陣列的其中一子陣列區(qū)域，包括：

33、將多個所述子矩陣中第一部分子矩陣的第一子矩陣部署于所述存算一體陣列中的第一子陣列區(qū)域，以及將多個所述子矩陣中第一部分子矩陣的第二子矩陣的逆矩陣部署于所述存算一體陣列中的第二子陣列區(qū)域；

34、將多個所述子矩陣中的第二部分子矩陣部署于所述存算一體陣列中的第三子陣列區(qū)域，以及將多個所述子矩陣中的第三部分子矩陣部署于所述存算一體陣列中的第四子陣列區(qū)域；

35、其中，所述第一部分子矩陣位于第一分塊行，所述第二部分子矩陣和所述第三部分子矩陣位于第二分塊行，且所述第二部分子矩陣和所述第三部分子矩陣在所述第二分塊行由左至右排列；所述第一子矩陣與所述第二子矩陣在所述第一分塊行由左至右排列。

36、可選地，所述的ldpc編碼方法，其中，所述第一子陣列區(qū)域和所述第二子陣列區(qū)域在所述存算一體陣列中由左至右排列，所述第三子陣列區(qū)域和所述第四子陣列區(qū)域在所述存算一體陣列中由左至右排列，所述第一子陣列區(qū)域和所述第三子陣列區(qū)域在所述存算一體陣列中由上至下排列。

37、可選地，所述的ldpc編碼方法，其中，對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得對應(yīng)的校驗(yàn)碼，包括：

38、對所述校驗(yàn)數(shù)據(jù)中的第一校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得對應(yīng)的第一校驗(yàn)碼；

39、對所述校驗(yàn)數(shù)據(jù)中的第二校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得對應(yīng)的第二校驗(yàn)碼。

40、可選地，所述的ldpc編碼方法，其中，根據(jù)所述待編碼信息和所述校驗(yàn)碼，獲得所述待編碼信息的ldpc編碼數(shù)據(jù)，包括：

41、將所述待編碼信息與所述第一校驗(yàn)碼、所述第二校驗(yàn)碼相組合，獲得所述ldpc編碼數(shù)據(jù)。

42、本發(fā)明實(shí)施例還提供一種低密度奇偶校驗(yàn)碼ldpc編碼裝置，其中，包括：

43、數(shù)據(jù)處理單元，用于對待編碼信息進(jìn)行數(shù)模轉(zhuǎn)換，獲得所述待編碼信息的電壓編碼數(shù)據(jù)；

44、計(jì)算單元，用于根據(jù)ldpc校驗(yàn)矩陣與所述電壓編碼數(shù)據(jù)，利用存算一體陣列進(jìn)行計(jì)算，獲得對所述待編碼信息進(jìn)行編碼的校驗(yàn)數(shù)據(jù)；

45、映射單元，用于對所述校驗(yàn)數(shù)據(jù)進(jìn)行二進(jìn)制參數(shù)映射，獲得所述待編碼信息對應(yīng)的校驗(yàn)碼；

46、處理單元，用于根據(jù)所述待編碼信息和所述校驗(yàn)碼，生成所述待編碼信息的ldpc編碼數(shù)據(jù)。

47、本發(fā)明實(shí)施例還提供一種網(wǎng)絡(luò)設(shè)備，其中，包括：處理器、存儲器及存儲在所述存儲器上并可在所述處理器上運(yùn)行的程序，所述程序被所述處理器執(zhí)行時實(shí)現(xiàn)如上任一項(xiàng)所述的ldpc編碼方法。

48、本發(fā)明實(shí)施例還提供一種可讀存儲介質(zhì)，其中，所述可讀存儲介質(zhì)上存儲有程序，所述程序被處理器執(zhí)行時實(shí)現(xiàn)如上任一項(xiàng)所述的ldpc編碼方法中的步驟。

49、本發(fā)明上述技術(shù)方案中的至少一個具有以下有益效果：

50、本發(fā)明實(shí)施例所述ldpc編碼方法，基于ldpc校驗(yàn)矩陣，并利用存算一體陣列進(jìn)行l(wèi)dpc編碼，這樣采用該方法，利用存算一體陣列采用交叉陣列實(shí)現(xiàn)矩陣向量相乘，實(shí)現(xiàn)多個維度的乘法運(yùn)算的特點(diǎn)，由于整個運(yùn)算過程無需反復(fù)從存儲器讀取大量模型參數(shù)，因此能夠有效提升編碼算力和編碼效率，并解決現(xiàn)有技術(shù)ldpc編碼存在的功耗較高的問題。