本發(fā)明涉及l(fā)ed驅動，具體涉及一種高精度平均電流采樣的led控制電路及控制方法。

背景技術：

1、led驅動的發(fā)展經(jīng)歷了恒壓驅動模式，線性恒流驅動模式，開關電源恒流驅動模式等，其中以開關電源恒流驅動模式最受市場的青睞，其結構簡單，具有良好的恒流特性及可靠度等特點。

2、led開關電源恒流驅動根據(jù)電阻的位置可以分為高端采樣和低端采樣兩種模式，圖1是常見的低端采樣led驅動電路原理圖。低端采樣控制器的輸入電壓范圍很寬，因其控制邏輯不受輸入電壓vin的影響，通常只需要低壓工藝就可生產(chǎn)，因此相比于高端采樣結構，其具有更低的生產(chǎn)成本和更高的適用性等特點。

3、在低端恒流驅動控制器中，通常先檢測rcs的電壓值vcs，vcs通過平均采樣模塊得到平均值vin再與內(nèi)部產(chǎn)生的基準電壓vref比較，當平均值vin與vref相等時，再通過控制模塊關斷外圍功率mos管，從而實現(xiàn)led平均電流恒流控制的目的。需要注意的是，當drv處于低電平時，外圍mos管關斷，rcs上沒有電壓值，這時可以將vin賦值成vref，這樣是不會影響整個周期的平均電流采樣的。需要注意的是，該電路因其結構的特性，外圍元器件和寄生電容cpar會影響其采樣的精度。如圖2所示，當led開始導通的時候，drv變成高電平，led的電流通過rcs采樣轉換成的電壓vcs，在實際測量中可以發(fā)現(xiàn)，vcs波形并不是理想的梯形鋸齒波，在圖2所示的tleb這段時間內(nèi)，vcs的波形會有明顯的向上過沖，這個過程并不同步于led的電流波形，會影響采樣精度。為了消除該因素，市面上的平均電流采樣led控制器的通用做法是將tleb這段時間屏蔽掉，不做采樣，這樣雖然完成了采樣，但是其采樣精度是受到很大影響的。

技術實現(xiàn)思路

1、針對現(xiàn)有技術的不足，本發(fā)明提供了一種高精度平均電流采樣的led控制電路及控制方法，適用于led電流工作在連續(xù)導通模式的場景，旨在解決可以忽視vcs波形過沖與led電流波形不同步，導致led恒流驅動的精度受到影響的問題。

2、為實現(xiàn)上述目的，本發(fā)明采用如下技術方案：

3、第一方面，本發(fā)明提供了一種高精度平均電流采樣的led控制電路，包括：采樣時序控制器、積分器、比較器、采樣放大器、邏輯控制器、關斷時間控制模塊和驅動電路；

4、vcs為用于采集流經(jīng)led的輸出電流的電阻rcs產(chǎn)生的采樣電壓，vref為基準電壓；vcs和vref經(jīng)過采樣時序控制器產(chǎn)生信號vin，vin經(jīng)過電阻r輸入至積分器的反相端，積分器的輸出端與反相端之間通過電容c連接，vin和vref經(jīng)過積分器后產(chǎn)生信號vea，vcs經(jīng)過采樣放大器產(chǎn)生信號vcs2，vea和vcs2經(jīng)過比較器得到信號rst，將rst送入邏輯控制器和驅動電路得到信號drv，drv控制mos管；

5、drv為周期信號，每個周期均包括ton時間段與toff時間段，且led的電流處于連續(xù)導通模式；

6、ton時間段開始時，drv為高電平且mos管導通，led的電流iled將會開始上升，電流流經(jīng)rcs得到vcs，將vref和vcs進行減法積分運算得到vea，此時rst為高電平；隨著導通時間的增加，iled的值和vcs都會上升，當經(jīng)過一段時間，vcs上升到vcs平均值與vref相等，或iled平均值與vref/rcs相等時，rst將會翻轉成低電平，經(jīng)過邏輯控制器和驅動電路后，將drv變成低電平，ton時間段結束；

7、toff時間段開始時，drv為低電平且mos管關斷，led的電流iled將會下降，由于mos關斷，此時vcs＝0，vin置于vref，此時關斷時間控制模塊將提供一個固定的toff值，確保iled處于連續(xù)導通模式，經(jīng)過固定的toff時間段后，drv重新進入ton時間段，變成高電平，重復上述循環(huán)；

8、其中，ton時間段依次包括tleb1時間段、tleb2時間段與ton1時間段，tleb1時間段等于tleb2時間段的時長等于時間tleb，tleb必須大于過沖時間，在tleb1時間段進行屏蔽，在tleb2時間段進行翻倍采樣以補償tleb1段的損失，在ton1段進行正常采樣。

9、在其中一個實例中，采樣時序控制器包括：電阻r1、電阻r2、電容c、信號控制開關ck1、信號控制開關ck2、信號控制開關ck3、tleb產(chǎn)生模塊和時序邏輯模塊；

10、drv經(jīng)過tleb產(chǎn)生模塊得到信號tleb，tleb與drv控制時序邏輯模塊，時序邏輯模塊與信號控制開關ck1、信號控制開關ck2以及信號控制開關ck3的開關控制端電連接，vref輸入至積分器的正相端，vcs輸入至信號控制開關ck2的輸入端，信號控制開關ck1的輸出端與信號控制開關ck2的輸出端電連接產(chǎn)生信號vin，vin輸入至信號控制開關ck3的輸入端與電阻r1的第一端，信號控制開關ck3的輸出端與電阻r1的第二端電連接，電阻r2的第一端與電阻r1的第一端電連接，電阻r2的第二端與電容c的第一端以及積分器的反相端電連接，電容c的第二端與積分器的輸出端電連接，積分器的輸出端產(chǎn)生信號vea；

11、drv為周期信號，每個周期均包括ton時間段與toff時間段，確保iled處于連續(xù)導通模式，ton時間段依次包括tleb1時間段、tleb2時間段與ton1時間段，其中，tleb1時間段等于tleb2時間段的時長等于tleb，tleb必須大于過沖時間，電阻r1＝電阻r2＝r/2；

12、信號控制開關ck1在tleb1時間段與toff時間段導通，在tleb2時間段與ton1時間段關斷；信號控制開關ck2在tleb1時間段、tleb2時間段與toff時間段關斷，在ton1時間段導通；信號控制開關ck3在tleb1時間段、ton1時間段與toff時間段關斷，在tleb2時間段導通。

13、在其中一個實例中，采樣時序控制器包括：電阻r、電容c、信號控制開關ck1、信號控制開關ck2、信號控制開關ck3、信號控制開關ck4、翻倍電路、tleb產(chǎn)生模塊和時序邏輯模塊；

14、drv經(jīng)過tleb產(chǎn)生模塊得到信號tleb，tleb與drv控制時序邏輯模塊，時序邏輯模塊與信號控制開關ck1、信號控制開關ck2、信號控制開關ck3以及信號控制開關ck4的開關控制端電連接，vref輸入至積分器的正相端，vss輸入至信號控制開關ck2的輸入端，信號控制開關ck1的輸入端與積分器的正相端電連接，vcs輸入至翻倍電路模塊與信號控制開關ck4的輸入端，vcs經(jīng)過翻倍電路模塊得到兩倍vcs，兩倍vcs輸入至信號控制開關ck3的輸入端，信號控制開關ck1的輸出端、信號控制開關ck2的輸出端、信號控制開關ck3的輸出端與信號控制開關ck4的輸出端電連接產(chǎn)生信號vin，vin輸入至電阻r的第一端電連接，電阻r2的第二端與電容c的第一端以及積分器的反相端電連接，電容c的第二端與積分器的輸出端電連接，積分器的輸出端產(chǎn)生信號vea；

15、drv為周期信號，每個周期均包括ton時間段與toff時間段，確保iled處于連續(xù)導通模式，ton時間段依次包括tleb1時間段、tleb2時間段與ton1時間段，其中，tleb1時間段等于tleb2時間段的時長等于tleb，tleb必須大于過沖時間；

16、信號控制開關ck1在tleb1時間段、tleb2時間段與ton1時間段關斷，在toff時間段導通；信號控制開關ck2在tleb1時間段導通，在tleb2時間段、ton1時間段與toff時間段關斷；信號控制開關ck3在tleb1時間段、ton1時間段與toff時間段關斷，在tleb2時間段導通；信號控制開關ck4在tleb1時間段、tleb2時間段與toff時間段關斷，在ton1時間段導通。

17、第二方面，本發(fā)明還提供了一種高精度平均電流采樣的led控制方法，包括以下步驟：

18、drv為周期信號，每個周期均包括ton時間段與toff時間段，確保iled處于連續(xù)導通模式；

19、ton時間段開始時，drv為高電平且mos管導通，led的電流iled將會開始上升，電流流經(jīng)rcs得到vcs，將vref和vcs進行減法積分運算得到vea，此時rst為高電平；隨著導通時間的增加，iled的值和vcs都會上升，當經(jīng)過一段時間，vcs上升到vcs平均值與vref相等，或iled平均值與vref/rcs相等時，rst將會翻轉成低電平，經(jīng)過邏輯控制器和驅動電路后，將drv變成低電平，ton時間段結束；

20、toff時間段開始時，drv為低電平且mos管關斷，led的電流iled將會下降，由于mos管關斷，此時vcs＝0，vin置于vref，此時關斷時間控制模塊將提供一個固定的toff值，經(jīng)過固定的toff時間段后，drv重新進入ton時間段，變成高電平，重復上述循環(huán)。

21、作為其中一個實例，包括以下步驟：

22、在toff時間段，mos管關斷，vcs＝0，設置vin(t)＝vref；

23、將ton時間段分3段時間進行積分，最后求和得到最終值，即ton＝tleb1+tleb2+ton1，且tleb1＝tleb2＝tleb，各個時間段的積分如下：

24、tleb1時間段：tleb1時間段為屏蔽段，設置積分器負輸入端vin(t)＝vref，由積分器輸出端vea的瞬態(tài)電壓公式得出，這段時間積分為0；

25、tleb2時間段：tleb2時間段為翻倍補償段，設置vin(t)＝vleb，其中，vleb為tleb1結束時vcs的值，由積分器輸出端vea的瞬態(tài)電壓公式可知，因此這段時間的積分面積s22為設置為(vref-vleb)*tleb，將這段時間積分翻倍得到2*(vref-vleb)*tleb2；因此這段時間積分面積s2＝2*s22，因tleb1＝tleb2，可知補償tleb1時間段內(nèi)未被積分的損失面積s21＝s22；

26、因此在tleb1+tleb2的時間段內(nèi)，積分總和s2＝0+2*s22＝s21+s22＝s1，其中，s1為理論上在tleb1+tleb2時間段內(nèi)對應的vref-vcs(t)的積分面積；

27、ton1時間段：ton1時間段為正常段，vin(t)＝vcs(t)，這段時間的積分值固定，由于tleb1+tleb2時間段內(nèi)的積分總和不變，因此ton時間內(nèi)積分總和不變。

28、作為其中一個實例，包括以下步驟：

29、在toff時間段，mos管關斷，vcs＝0，設置vin(t)＝vref；

30、將ton時間段分3段時間進行積分，最后求和得到最終值，即ton＝tleb1+tleb2+ton1，且tleb1＝tleb2＝tleb，各個時間段的積分如下：

31、tleb1時間段：tleb1時間段為屏蔽段，設置積分器負輸入端vin(t)＝0，由積分器輸出端vea的瞬態(tài)電壓公式得出，這段時間積分為vref*tleb；

32、tleb2時間段：tleb2時間段為翻倍補償段，設置vin(t)＝2*vleb，其中vleb為tleb1結束時vcs的值，由積分器輸出端vea的瞬態(tài)電壓公式可知，這段時間積分結果為(vref-2vleb)*tleb；

33、因此在tleb1+tleb2的時間段內(nèi)，積分總和為s3＝vref*tleb+(vref-2vleb)*tleb＝2*(vref-vleb)*tleb＝s1，其中，s1為理論上在tleb1+tleb2時間段內(nèi)對應的vref-vcs(t)的積分面積；

34、ton1時間段：ton1時間段為正常段，vin(t)＝vcs(t)，這段時間的積分值固定，由于tleb1+tleb2時間段內(nèi)的積分總和不變，因此ton時間內(nèi)積分總和不變。

35、本發(fā)明所闡述的一種高精度平均電流采樣的led控制電路及控制方法，其有益效果在于：

36、關斷時間控制模塊要保證led電流工作在連續(xù)導通模式，采樣時序控制器設置ton＝tleb1+tleb2+ton1，tleb1＝tleb2＝tleb，在進行積分采樣時，在tleb1時間段進行屏蔽，在tleb2時間段進行翻倍積分采樣以補償tleb1段的損失，在ton1段進行正常積分采樣，通過上述積分采樣控制方式，可以避免因過沖導致的采樣誤差，實現(xiàn)高精度采樣和控制，電路結構實現(xiàn)簡單，電壓輸入范圍寬，適應性強，控制部分通過低壓工藝即可實現(xiàn)，成本低。