本技術(shù)涉及集成電路，特別涉及一種應(yīng)用于pam4的驅(qū)動電路及方法。

背景技術(shù)：

1、在半導(dǎo)體行業(yè)的迅猛發(fā)展過程中，集成電路(ic)的設(shè)計(jì)復(fù)雜性和功能性均得到了顯著增強(qiáng)。然而，這種技術(shù)進(jìn)步并非不計(jì)成本。晶體管尺寸的微縮化和時(shí)鐘頻率的提升導(dǎo)致了芯片內(nèi)部邏輯密度的大幅增加。

2、隨著云計(jì)算、大數(shù)據(jù)、物聯(lián)網(wǎng)等技術(shù)的發(fā)展，對數(shù)據(jù)傳輸速率和帶寬的需求日益增長，數(shù)據(jù)傳輸速率已成為衡量電子系統(tǒng)性能的關(guān)鍵指標(biāo)之一。在現(xiàn)代電子系統(tǒng)中，高速串行通信技術(shù)已成為數(shù)據(jù)傳輸?shù)闹髁鞣绞健４型ㄐ偶夹g(shù)以其能夠提供高數(shù)據(jù)傳輸速率、減少引腳數(shù)量、降低系統(tǒng)成本等優(yōu)勢，在各種電子設(shè)備中得到了廣泛應(yīng)用。串行通信技術(shù)的核心組件之一是驅(qū)動器，它負(fù)責(zé)將數(shù)字信號轉(zhuǎn)換為適合傳輸?shù)碾妷簲[幅信號。

3、在低損耗有線數(shù)據(jù)傳輸應(yīng)用中，業(yè)內(nèi)通信標(biāo)準(zhǔn)對信號擺幅要求不高，對速率和協(xié)議有著不同的要求。在高速數(shù)據(jù)傳輸過程中，信號完整性受到通道衰減、串?dāng)_、反射等多種因素的影響。

4、傳統(tǒng)驅(qū)動器在功耗、低擺幅情況下的線性度等方面存在不足。隨著對高速數(shù)據(jù)傳輸速率需求的增加，傳統(tǒng)的驅(qū)動器設(shè)計(jì)面臨著嚴(yán)峻的挑戰(zhàn)。傳統(tǒng)的電流模式驅(qū)動器在高速運(yùn)作時(shí)，功耗較大。這是因?yàn)樗鼈兺ǔＰ枰^高的電流來驅(qū)動信號線上的負(fù)載，同時(shí)，信號擺幅的調(diào)整也往往伴隨著功耗的增加。電流模驅(qū)動器在設(shè)計(jì)上存在一定的局限性，如對工藝變化敏感、設(shè)計(jì)復(fù)雜度高等。

5、除電流模式驅(qū)動器外，傳統(tǒng)電壓模驅(qū)動器設(shè)計(jì)往往采用源串聯(lián)端接驅(qū)動器。源串聯(lián)端接驅(qū)動器在電源抑制比、輸出共模噪聲以及低壓狀態(tài)下的線性度等指標(biāo)方面均面臨較大挑戰(zhàn)。傳統(tǒng)電壓模驅(qū)動器設(shè)計(jì)無法有效應(yīng)對這些影響，導(dǎo)致信號質(zhì)量下降。

6、本部分旨在為權(quán)利要求書中陳述的本技術(shù)的實(shí)施方式提供背景或上下文。此處的描述不因?yàn)榘ㄔ诒静糠种芯统姓J(rèn)是已被公開的現(xiàn)有技術(shù)。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)的目的在于提供一種應(yīng)用于pam4的驅(qū)動電路及方法，作為一種新式串行解串器發(fā)射機(jī)驅(qū)動電路，能夠在低電源電壓下實(shí)現(xiàn)高線性度信號發(fā)送，輸出信號中的諧波分量較低，具有結(jié)構(gòu)簡單、低功耗以及魯棒性等特點(diǎn)，且可支持pam4信號調(diào)制，對信道插入損耗要求較低，可為芯片間互聯(lián)提供靈活、高質(zhì)量的信號發(fā)送方案。

2、本技術(shù)公開了一種應(yīng)用于pam4的驅(qū)動電路，包括：pam4映射電路、預(yù)驅(qū)動器電源、驅(qū)動器電源、預(yù)驅(qū)動器電路、n-over-n驅(qū)動器電路、阻抗校準(zhǔn)電路、以及端接電阻器；其中，所述預(yù)驅(qū)動器電源耦合到所述預(yù)驅(qū)動器電路并為所述預(yù)驅(qū)動器電路提供電源，所述驅(qū)動器電源耦合到所述n-over-n驅(qū)動器電路和所述阻抗校準(zhǔn)電路并為所述n-over-n驅(qū)動器電路和所述阻抗校準(zhǔn)電路提供電源，所述阻抗校準(zhǔn)電路耦合到所述n-over-n驅(qū)動器電路的輸出端，所述端接電阻器耦合到所述n-over-n驅(qū)動器電路的輸出端；

3、其中，所述pam4映射電路耦合到所述預(yù)驅(qū)動器電路并將輸入數(shù)字信號轉(zhuǎn)化為權(quán)重碼數(shù)據(jù)流輸出到所述預(yù)驅(qū)動器電路，所述預(yù)驅(qū)動器電路根據(jù)所述所述權(quán)重碼數(shù)據(jù)流驅(qū)動所述n-over-n驅(qū)動器電路，所述n-over-n驅(qū)動器電路和所述阻抗校準(zhǔn)電路用于調(diào)整所述端接電阻器輸出端的端接電阻；當(dāng)所述n-over-n驅(qū)動器電路的輸出信號的擺幅不滿足要求時(shí)，所述預(yù)驅(qū)動器電源用于動態(tài)調(diào)整所述端接電阻器輸出端的端接電阻，所述驅(qū)動器電源用于動態(tài)調(diào)整所述n-over-n驅(qū)動器電路的輸出信號的擺幅。

4、在一個優(yōu)選例中，所述n-over-n驅(qū)動器電路包括多個驅(qū)動單元，每個驅(qū)動單元包括msb驅(qū)動單元和lsb驅(qū)動單元；

5、其中，所述msb驅(qū)動單元和所述lsb驅(qū)動單元各自包括：第一晶體管、第二晶體管、第三晶體管以及第四晶體管；所述第一晶體管的柵極和所述第四晶體管的柵極相連于第一節(jié)點(diǎn)，所述第一晶體管的漏極和所述第二晶體管的漏極相連，所述第一晶體管的源極和所述第三晶體管的漏極相連于第二節(jié)點(diǎn)，所述第二晶體管的源極和所述第四晶體管的漏極相連于第三節(jié)點(diǎn)，所述第三晶體管的源極和所述第四晶體管的源極相連，所述第二晶體管的柵極和所述第三晶體管的柵極相連于第四節(jié)點(diǎn)；

6、其中，所述msb驅(qū)動單元的第一節(jié)點(diǎn)和第四節(jié)點(diǎn)分別從所述預(yù)驅(qū)動器電路接收一對差分的msb驅(qū)動信號，所述lsb驅(qū)動單元的第一節(jié)點(diǎn)和第四節(jié)點(diǎn)分別從所述預(yù)驅(qū)動器電路接收一對差分的lsb驅(qū)動信號；所述msb驅(qū)動單元和所述lsb驅(qū)動單元的第三節(jié)點(diǎn)均連接到第一輸出端，所述msb驅(qū)動單元和所述lsb驅(qū)動單元的第二節(jié)點(diǎn)均連接到第二輸出端。

7、在一個優(yōu)選例中，所述阻抗校準(zhǔn)電路包括多個校準(zhǔn)單元，每個校準(zhǔn)單元包括：第五晶體管、第六晶體管、第七晶體管以及第八晶體管；所述第五晶體管的柵極和所述第八晶體管的柵極相連于第五節(jié)點(diǎn)，所述第五晶體管的漏極和所述第六晶體管的漏極相連，所述第五晶體管的源極和所述第七晶體管的漏極相連于第六節(jié)點(diǎn)，所述第六晶體管的源極和所述第八晶體管的漏極相連于第七節(jié)點(diǎn)，所述第七晶體管的源極和所述第八晶體管的源極相連，所述第六晶體管的柵極和所述第七晶體管的柵極相連于第八節(jié)點(diǎn)；

8、其中，所述第五節(jié)點(diǎn)和第八節(jié)點(diǎn)分別連接一對差分的校準(zhǔn)信號，所述第七節(jié)點(diǎn)連接到所述第一輸出端，所述第六節(jié)點(diǎn)連接到所述第二輸出端。

9、在一個優(yōu)選例中，所述端接電阻器分別耦合到所述n-over-n驅(qū)動器電路的第一輸出端和第二輸出端。

10、在一個優(yōu)選例中，還包括：電阻檢測模塊，所述電阻檢測模塊的輸入分別耦合到所述預(yù)驅(qū)動器電源和驅(qū)動器電源，所述電阻檢測模塊的輸出耦合到所述端接電阻器的輸出端并用于指示當(dāng)前電阻值是否符合預(yù)期標(biāo)準(zhǔn)。

11、在一個優(yōu)選例中，所述電阻檢測模塊采用以下任一方式實(shí)現(xiàn)：模數(shù)轉(zhuǎn)換器、模擬比較器。

12、在一個優(yōu)選例中，還包括：擺幅檢測模塊，所述擺幅檢測模塊的輸入分別耦合到所述預(yù)驅(qū)動器電源和驅(qū)動器電源，所述擺幅檢測模塊的輸出耦合到所述端接電阻器的輸出端并用于指示當(dāng)前擺幅值是否符合預(yù)期標(biāo)準(zhǔn)。

13、在一個優(yōu)選例中，所述擺幅檢測模塊采用以下任一方式實(shí)現(xiàn)：模數(shù)轉(zhuǎn)換器、模擬比較器。

14、本技術(shù)公開了一種應(yīng)用于pam4的驅(qū)動方法，采用上述的驅(qū)動電路，所述方法包括：

15、初始化所述n-over-n驅(qū)動器電路和所述阻抗校準(zhǔn)電路；

16、根據(jù)端接電阻是否符合預(yù)期標(biāo)準(zhǔn)調(diào)整并聯(lián)接入所述端接電阻器的所述n-over-n驅(qū)動器電路的驅(qū)動單元個數(shù)；

17、根據(jù)端接電阻是否符合預(yù)期標(biāo)準(zhǔn)調(diào)整并聯(lián)接入所述端接電阻器的所述阻抗校準(zhǔn)電路的校準(zhǔn)單元個數(shù)；

18、當(dāng)所述n-over-n驅(qū)動器電路的輸出信號的擺幅不滿足要求時(shí)，增加或減少一個并聯(lián)接入所述端接電阻器的所述阻抗校準(zhǔn)電路的校準(zhǔn)單元個數(shù)；

19、根據(jù)端接電阻是否符合預(yù)期標(biāo)準(zhǔn)調(diào)整所述預(yù)驅(qū)動器電源的輸出電壓控制字；以及

20、根據(jù)所述n-over-n驅(qū)動器電路的輸出信號的擺幅調(diào)整所述驅(qū)動器電源的輸出電壓控制字。

21、在一個優(yōu)選例中，當(dāng)所述n-over-n驅(qū)動器電路的輸出信號的擺幅不滿足要求時(shí)，增加或減少一個并聯(lián)接入所述端接電阻器的所述阻抗校準(zhǔn)電路的校準(zhǔn)單元個數(shù)，進(jìn)一步包括：

22、當(dāng)所述n-over-n驅(qū)動器電路的輸出信號的擺幅偏小時(shí)，減少一個并聯(lián)接入所述端接電阻器的所述阻抗校準(zhǔn)電路的校準(zhǔn)單元個數(shù)；

23、當(dāng)所述n-over-n驅(qū)動器電路的輸出信號的擺幅偏大時(shí)，增加一個并聯(lián)接入所述端接電阻器的所述阻抗校準(zhǔn)電路的校準(zhǔn)單元個數(shù)。

24、本發(fā)明提出一種應(yīng)用于pam4信號的驅(qū)動電路，包括驅(qū)動器電源、預(yù)驅(qū)動器電源、預(yù)驅(qū)動器、n-over-n驅(qū)動器電路以及電阻校準(zhǔn)電路。所述電源模塊為輸出電壓可調(diào)的穩(wěn)壓源并用于實(shí)現(xiàn)輸出擺幅調(diào)節(jié)，所述預(yù)驅(qū)動器用于驅(qū)動后級n-over-n驅(qū)動器，電阻校準(zhǔn)電路連接在n-over-n驅(qū)動器輸出端，用于調(diào)整輸出信號的壓擺率。所述的驅(qū)動電路通過所述驅(qū)動器電源、預(yù)驅(qū)動器電源、預(yù)驅(qū)動器、n-over-n驅(qū)動器以及電阻校準(zhǔn)電路同時(shí)實(shí)現(xiàn)信道均衡、電阻校準(zhǔn)、壓擺率調(diào)整以及差分輸出幅度調(diào)節(jié)功能。

25、本發(fā)明驅(qū)動電路可實(shí)現(xiàn)高效和靈活的有線數(shù)據(jù)傳輸，降低輸出信號的非線性，提高信號傳輸質(zhì)量與可靠性。

26、本技術(shù)的說明書中記載了大量的技術(shù)特征，分布在各個技術(shù)方案中，如果要羅列出本技術(shù)所有可能的技術(shù)特征的組合(即技術(shù)方案)的話，會使得說明書過于冗長。為了避免這個問題，本技術(shù)上述
技術(shù)實(shí)現(xiàn)要素：
中公開的各個技術(shù)特征、在下文各個實(shí)施方式和例子中公開的各技術(shù)特征、以及附圖中公開的各個技術(shù)特征，都可以自由地互相組合，從而構(gòu)成各種新的技術(shù)方案(這些技術(shù)方案均應(yīng)該視為在本說明書中已經(jīng)記載)，除非這種技術(shù)特征的組合在技術(shù)上是不可行的。例如，在一個例子中公開了特征a+b+c，在另一個例子中公開了特征a+b+d+e，而特征c和d是起到相同作用的等同技術(shù)手段，技術(shù)上只要擇一使用即可，不可能同時(shí)采用，特征e技術(shù)上可以與特征c相組合，則，a+b+c+d的方案因技術(shù)不可行而應(yīng)當(dāng)不被視為已經(jīng)記載，而a+b+c+e的方案應(yīng)當(dāng)視為已經(jīng)被記載。