本技術(shù)涉及汽車分布式電子系統(tǒng)，具體而言，涉及一種lin總線收發(fā)器接收端電路。

背景技術(shù)：

1、lin總線是針對汽車分布式電子系統(tǒng)而定義的一種低成本的串行通訊網(wǎng)絡(luò)，典型的lin總線應(yīng)用是汽車的聯(lián)合裝配單元控制，如車門、方向盤、座椅、空調(diào)、照明燈、溫度傳感器和交流發(fā)電機(jī)等。在其控制車內(nèi)部件的實(shí)現(xiàn)中，lin總線收發(fā)器扮演著一個(gè)中轉(zhuǎn)站的角色，它是連接控制器與物理總線之間的橋梁，主要構(gòu)成為發(fā)送數(shù)據(jù)至總線的發(fā)送結(jié)構(gòu)及接收總線數(shù)據(jù)的接收結(jié)構(gòu)。

2、相比于消費(fèi)類芯片及一般工業(yè)芯片，汽車芯片的工作環(huán)境更為惡劣：溫度范圍寬、高振動(dòng)、多粉塵、電磁干擾等。由于涉及人身安全問題，汽車芯片對于可靠性及安全性的要求也更高，“車規(guī)級”芯片需要經(jīng)過嚴(yán)苛的認(rèn)證流程。lin收發(fā)器的bus管腳將vbat電壓域的邏輯信號轉(zhuǎn)換成vdd內(nèi)部電壓域的邏輯信號，同時(shí)會(huì)接收來自汽車惡劣環(huán)境的射頻干擾，總線上存在的射頻干擾可能會(huì)導(dǎo)致電路功能故障，如破壞占空比、改變lin總線信號的邏輯狀態(tài)，從而導(dǎo)致不穩(wěn)定的通信功能。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)實(shí)施例的目的在于提供一種lin總線收發(fā)器接收端電路，用以屏蔽bus管腳接收的射頻干擾。

2、本技術(shù)實(shí)施例提供的一種lin總線收發(fā)器接收端電路，包括：

3、感知模塊，用于接收bus管腳的輸入電壓；將輸入電壓與參考電壓進(jìn)行比較后，得到第一比較結(jié)果；根據(jù)第一比較結(jié)果生成感知電流，輸出感知電流至比較模塊；

4、比較模塊，用于將感知電流與偏置電流進(jìn)行比較后產(chǎn)生邏輯電平，并輸出邏輯電平；

5、遲滯產(chǎn)生模塊，用于在邏輯電平為低電平的情況下，將參考電壓設(shè)置為第二值；在邏輯電平為高電平的情況下，將參考電壓設(shè)置為第一值；其中，第二值大于第一值。

6、上述技術(shù)方案中，通過感知模塊、比較模塊和遲滯產(chǎn)生模塊來屏蔽bus管腳接收的射頻干擾。該電路的工作過程為：在初始bus管腳為高電平時(shí)，感知模塊和比較模塊的作用下，輸出高電平的邏輯電平，此時(shí)參考電壓為第一值；在bus管腳從高電平到低電平時(shí)，感知模塊將輸入電壓與第一值進(jìn)行比較，從而在比較模塊輸出低電平的邏輯電平，此時(shí)參考電壓從第一值升高至第二值；在bus管腳從低電平到高電平時(shí)，感知模塊將輸入電壓與第二值進(jìn)行比較，在輸入電壓高于第二值時(shí)，才能夠在比較模塊輸出高電平的邏輯電平，即產(chǎn)生了遲滯電壓，避免出現(xiàn)在閾值電壓附近由于電磁干擾導(dǎo)致振蕩信號的情況。

7、在一些可選的實(shí)施方式中，感知模塊，包括第一電流源、第一pmos管、第二pmos管、第二電阻和電流鏡電路；

8、第一電流源的輸入端連接電壓vbat，第一電流源的輸出端連接a點(diǎn)；a點(diǎn)連接第一pmos管的源端，第一pmos管的柵端連接第二pmos管的柵端，第二pmos管的源端連接b點(diǎn)，第二pmos管的漏極連接電流鏡電路的第一端；電壓vbat通過第二電阻后連接到b點(diǎn)，電流鏡電路的第二端連接c點(diǎn)。

9、上述技術(shù)方案中，感知模塊的工作流程為：在bus管腳為高電平時(shí)，a點(diǎn)近似等于bus管腳的輸入電壓，a點(diǎn)至第一pmos管與b點(diǎn)至第二pmos管組成對稱結(jié)構(gòu)，a點(diǎn)的輸入電壓高于b點(diǎn)的參考電壓，第二pmos管不足以開啟，電流鏡電路的兩端均沒有電流流過，此時(shí)感知電流的值為0。在bus管腳為低電平時(shí)，a點(diǎn)的輸入電壓小于b點(diǎn)的參考電壓，第二pmos管開啟，電流鏡電路的兩端流過電流，此時(shí)感知電流的值為設(shè)定電流值。

10、感知模塊還包括第一二極管、第二二極管和第三二極管，第一二極管的輸入端連接第一電流源的輸出端，第一二極管的輸出端連接到a點(diǎn)；第二二極管的輸入端連接a點(diǎn)，第二二極管的輸出端連接第一pmos管的源極。第三二極管的輸入端連接b點(diǎn)，第三二極管的輸出端連接第二pmos管的源極。第一二極管和第三二極管防止bus管腳對vbat電壓為正時(shí)的反向灌電，第二二極管和第三二極管相匹配。

11、感知模塊還包括第一齊納管和第二齊納管，第一齊納管的輸入端連接第一pmos管的柵極，第一pmos管的源極連接第一齊納管的輸出端；第二齊納管的輸入端連接第二pmos管的柵極，第二pmos管的源極連接第二齊納管的輸出端。第一齊納管z和第二齊納管分別保護(hù)第一pmos管、第二pmos管的柵氧。

12、在一些可選的實(shí)施方式中，感知模塊，還包括第一nmos管和第二電流源：

13、第一pmos管的漏極連接第一nmos管的漏極，第一nmos管的源極連接第二電流源的輸入端，第二電流源的輸出端接地，第一nmos管的柵極連接電源vdd。

14、上述技術(shù)方案中，設(shè)置第一nmos管承受支路高壓，以保護(hù)第二電流源。

15、在一些可選的實(shí)施方式中，電流鏡電路，包括第二nmos管和第三nmos管；

16、第二pmos管的漏極連接第二nmos管的漏極，第二nmos管的柵極連接第三nmos管的柵極，第二nmos管的源極接地，第三nmos管的源極接地，第三nmos管的漏極連接c點(diǎn)。

17、上述技術(shù)方案中，第二nmos管和第三nmos管組成電流鏡電路，對電流鏡電路的第一端流過的電流進(jìn)行1:k電流鏡放大，使得電流鏡電路的第二端流過設(shè)定電流值的電流。

18、在一些可選的實(shí)施方式中，遲滯產(chǎn)生模塊，包括第三電阻、第四電阻和第五nmos管；

19、第三電阻的第一端連接b點(diǎn)，第三電阻的第二端連接第四電阻的第一端，第四電阻的第二端接地，第四電阻的第一端連接第五nmos管的漏極，第四電阻的第二端連接第五nmos管的源極，第五nmos管的柵極連接比較模塊的輸出端。

20、上述技術(shù)方案中，第三電阻的電阻值r3等于第二電阻的電阻值r2，且r3大于第四電阻的電阻值r4。在比較器輸出高電平時(shí)，第五nmos管閉合，b點(diǎn)的參考電壓為0.5vbat；在比較器輸出低電平時(shí)，第五nmos管斷開，b點(diǎn)的參考電壓升高，高于0.5vbat。

21、在一些可選的實(shí)施方式中，比較模塊，包括第三電流源；

22、第三電流源的輸入端連接電源vdd，第三電流源的輸出端連接c點(diǎn)。

23、上述技術(shù)方案中，第三電流源輸出設(shè)定電流值的電流，在電流鏡電路的第二端流過設(shè)定電流值的電流時(shí)，c點(diǎn)的電壓被下拉至gnd；在電流鏡電路的第二端流過電流為0時(shí)，c點(diǎn)的電壓被上拉至vdd。

24、在一些可選的實(shí)施方式中，比較模塊，還包括輸出濾波模塊；輸出濾波模塊的輸入端連接c點(diǎn)，輸出濾波模塊用于對邏輯電平濾除毛刺尖峰后輸出。

25、在一些可選的實(shí)施方式中，輸出濾波模塊，包括第四電流源、第三pmos管、第四nmos管、第五電流源、反相器和第二電容：

26、第四電流源的輸入端連接電源vdd，第四電流源的輸出端連接第三pmos管的源極，第三pmos管的漏極連接d點(diǎn)，第四nmos管的漏極連接d點(diǎn)，第四nmos管的源極連接第五電流源的輸入端，第五電流源的輸出端接地，d點(diǎn)通過第二電容后接地，d點(diǎn)連接反相器的輸入端，反相器的輸出端輸出濾波后的邏輯電平。

27、上述技術(shù)方案中，輸出濾波模塊的工作流程為：c點(diǎn)電壓為vdd時(shí)，第三pmos管斷開，第四nmos管開啟，d點(diǎn)電壓被下拉至gnd，d點(diǎn)電壓穩(wěn)態(tài)為低電平，再經(jīng)過反相器輸出高電平的邏輯電平；c點(diǎn)電壓為gnd時(shí)，第三pmos管開啟，第四nmos管關(guān)斷，d點(diǎn)電壓被上拉至vdd，d點(diǎn)電壓穩(wěn)態(tài)為高電平，再經(jīng)過反相器輸出低電平的邏輯電平。

28、在一些可選的實(shí)施方式中，還包括輸入濾波模塊；輸入濾波模塊包括第一電阻和第一電容；

29、bus管腳連接第一電阻的第一端，第一電阻的第二端連接a點(diǎn)；第一電阻的第二端還通過第一電容后接地。

30、在一些可選的實(shí)施方式中，還包括：開關(guān)；開關(guān)設(shè)置于電源vbat與第二電阻之間。

31、上述技術(shù)方案中，還設(shè)置有開關(guān)，在不使用lin總線收發(fā)器接收端電路時(shí)，通過關(guān)閉該開關(guān)，減小整體功耗。