本技術(shù)涉及射頻控制接口，具體涉及一種rffe控制接口識(shí)別電路。

背景技術(shù)：

1、隨著射頻技術(shù)的不斷發(fā)展，人們對(duì)射頻前端設(shè)備(諸如功率放大器、有源天線調(diào)諧器、低噪聲放大器和天線開關(guān)等)的需求不斷增加。同樣地對(duì)于設(shè)備制造商而言，控制所有射頻前端設(shè)備的困難也越來越大。

2、目前大多數(shù)射頻前端芯片在進(jìn)行控制時(shí)采用mipi總線控制，但是部分射頻前端芯片采用gpio控制走線?，F(xiàn)有的一種mipi?rffe系統(tǒng)的示意圖如圖1所示，其中單個(gè)rffe總線上可以掛載一個(gè)主設(shè)備，同時(shí)最大掛載15個(gè)從設(shè)備(圖1中僅以從設(shè)備1和從設(shè)備2進(jìn)行示意)；另外rffe總線使用兩條信號(hào)線，一條是由主機(jī)控制的時(shí)鐘信號(hào)線(sclk)，另一條是單/雙向數(shù)據(jù)線(sdata)；耦接至rffe總線上的每一個(gè)rffe從設(shè)備可以通過usid(unique?slaveid、從設(shè)備標(biāo)識(shí)符)、pid(product?id，產(chǎn)品標(biāo)識(shí)符)或者mid(manufacturer_id，制造商標(biāo)識(shí)符)等身份標(biāo)識(shí)信號(hào)被識(shí)別。

3、在實(shí)際使用時(shí)，當(dāng)兩個(gè)從設(shè)備的usid、pid以及mid均相同時(shí)，mipi?rffe主設(shè)備則無法區(qū)分上述兩個(gè)從設(shè)備。為了避免上述問題的出現(xiàn)，目前通過將兩條控制線sclk/sdata互換對(duì)調(diào)接入芯片pin腳sclk/sdata，再由芯片內(nèi)部通過識(shí)別不同接法來設(shè)置本顆芯片不同usid值，這樣實(shí)現(xiàn)同款芯片兩種usid的地址擴(kuò)展；又或者通過多設(shè)置一位pin腳usid，再由現(xiàn)有外部設(shè)備控制usid腳的高低電平區(qū)分同款芯片的兩種usid值，然后由芯片內(nèi)部的識(shí)別電路來識(shí)別外部控制usid腳的高低電平和懸空三種情況來區(qū)別同款芯片的三種usid值。

4、在現(xiàn)有的識(shí)別電路中，如圖2所示，以通用料射頻開關(guān)sp8t開關(guān)邏輯舉例：可以看到v1/v2/v3控制狀態(tài)用盡是分別控制對(duì)應(yīng)8條射頻通道的開關(guān)，不能通過v1/v2/v3來形成多余控制狀態(tài)控制enable/disable整個(gè)芯片。

技術(shù)實(shí)現(xiàn)思路

1、鑒于背景技術(shù)的不足，本實(shí)用新型是提供了一種rffe控制接口識(shí)別電路，所要解決的技術(shù)問題是現(xiàn)有射頻芯片的識(shí)別電路的三個(gè)控制引腳只能形成八種控制裝置，適用性較差。

2、為解決以上技術(shù)問題，第一方面，本實(shí)用新型提供了第一種結(jié)構(gòu)的一種rffe控制接口識(shí)別電路，包括第一電流鏡、第二電流鏡、電阻r1和電阻r2；

3、所述第一電流鏡包括第一主支路、第一從支路和第二從支路，所述第一從支路和第二從支路按照比例復(fù)制流過第一主支路的電流；

4、所述第二電流鏡包括第二主支路、第三從支路和第四從支路，所述第三從支路和第四從支路按照比例復(fù)制流過第二主支路的電流；

5、所述第一主支路的輸出端與電阻r1一端電連接，電阻r1另一端與電阻r2一端電連接，為所述識(shí)別電路的信號(hào)輸入端，電阻r2另一端與第二主支路的輸入端電連接；所述第一從支路的輸出端與第三從支路的輸入端電連接，為第一控制狀態(tài)輸出端，所述第二從支路的輸出端與第四從支路的輸入端電連接，為第二控制狀態(tài)輸出端。

6、在第一方面的某種實(shí)施方式中，所述第一主支路包括pmos管p1，所述第一從支路包括pmos管p2，所述第二從支路包括pmos管p3；

7、所述pmos管p1的源極分別與pmos管p2的源極和pmos管p3的源極電連接，用于接入電源電壓vdd；

8、所述pmos管p1的漏極分別與pmos管p1的柵極、電阻r1一端、pmos管p2的柵極和pmos管p3的柵極電連接，為第一主支路的輸出端；pmos管p2的漏極為第一從支路的輸出端，pmos管p3的漏極為第二從支路的輸出端。

9、在第一方面的某種實(shí)施方式中，所述pmos管p2的寬長(zhǎng)比與pmos管p1的寬長(zhǎng)比之比為1:1，所述pmos管p3的寬長(zhǎng)比與pmos管p1的寬長(zhǎng)比之比大于4:1。

10、在第一方面的某種實(shí)施方式中，所述第二主支路包括nmos管n1，所述第三從支路包括nmos管n2，所述第四從支路包括nmos管n3；

11、所述nmos管n1的漏極分別與nmos管n1的柵極、電阻r2另一端、nmos管n2的柵極和nmos管n3的柵極電連接，為第二主支路的輸入端，所述nmos管n2的漏極為第三從支路的輸入端，所述nmos管n3的漏極為第四從支路的輸入端，所述nmos管n1的源極、nmos管n2的源極和nmos管n3的源極均接地。

12、在第一方面的某種實(shí)施方式中，所述nmos管n2的寬長(zhǎng)比和nmos管n1的寬長(zhǎng)比之比大于4:1，所述nmos管n3的寬長(zhǎng)比和nmos管n1的寬長(zhǎng)比之比為1:1。

13、在第一方面的某種實(shí)施方式中，所述電阻r1另一端還通過電阻r3與第一從支路的輸出端電連接，所述電阻r1另一端還通過電阻r4與第二從支路的輸出端電連接。

14、第二方面，本實(shí)用新型還提供了另一種結(jié)構(gòu)的rffe控制接口識(shí)別電路，包括pmos管p1、pmos管p2、pmos管p3、pmos管p4、電阻r1、電阻r2、電阻r3、nmos管n1、nmos管n2、nmos管n3和nmos管n4；

15、pmos管p4的源極分別與pmos管p1的源極、pmos管p2的源極和pmos管p3的源極電連接，用于接入電源電壓vdd，且pmos管p4、pmos管p1和pmos管p3組成了電流鏡結(jié)構(gòu)，pmos管p4的柵極分別與pmos管p1的柵極、pmos管p3的柵極和電阻r2一端電連接，為所述識(shí)別電路的信號(hào)輸入端子，電阻r2另一端分別與nmos管n4的漏極、nmos管n4的柵極、電阻r3一端和nmos管n3的柵極電連接，電阻r3另一端與pmos管p4的漏極電連接，nmos管n4與nmos管n3組成了電流鏡結(jié)構(gòu)；

16、pmos管p1的漏極與電阻r1一端電連接，電阻r1另一端分別與nmos管n1的漏極、nmos管n1的柵極和nmos管n2的柵極電連接，nmos管n1和nmos管n2組成了電流鏡結(jié)構(gòu)，nmos管n1的源極、nmos管n2的源極、nmos管n3的源極和nmos管n4的源極均接地；

17、pmos管p2的漏極與nmos管n2的漏極電連接，pmos管p3的漏極與nmos管n3的漏極電連接。

18、在第二方面的某種實(shí)施方式中，pmos管p1的寬長(zhǎng)比、pmos管p2的寬長(zhǎng)比、pmos管p3的寬長(zhǎng)比和pmos管p4的寬長(zhǎng)比之比為1:1:1:1。

19、在第二方面的某種實(shí)施方式中，nmos管n1的寬長(zhǎng)比、nmos管n2的寬長(zhǎng)比、nmos管n3的寬長(zhǎng)比和nmos管n4的寬長(zhǎng)比之比為1:1:1:1。

20、在第二方面的某種實(shí)施方式中，電阻r2和電阻r3的阻值相同，為電阻r1的兩倍。

21、本實(shí)用新型與現(xiàn)有技術(shù)相比所具有的有益效果是：在實(shí)際使用時(shí)，當(dāng)本實(shí)用新型的信號(hào)輸入端輸入高低電平信號(hào)或者為懸空狀態(tài)時(shí)，兩個(gè)控制狀態(tài)輸出端可以產(chǎn)生三種狀態(tài)的信號(hào)狀態(tài)，這樣當(dāng)有三個(gè)本實(shí)用新型時(shí)，可以共產(chǎn)生九種狀態(tài)的信號(hào)狀態(tài)，從能讓多出來的信號(hào)狀態(tài)來進(jìn)行使能控制，從而能降低實(shí)現(xiàn)同樣功能所需要的電路面積，利于實(shí)際應(yīng)用。