国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種基于縮放式模數(shù)轉(zhuǎn)換器的溫度傳感器電路的制作方法

      文檔序號:40389168發(fā)布日期:2024-12-20 12:12閱讀:6來源:國知局
      一種基于縮放式模數(shù)轉(zhuǎn)換器的溫度傳感器電路的制作方法

      本技術(shù)涉及溫度傳感器電路領(lǐng)域,特別是涉及一種基于縮放式模數(shù)轉(zhuǎn)換器的溫度傳感器電路。


      背景技術(shù):

      1、溫度傳感器發(fā)展歷史悠久,根據(jù)溫度傳感器的集成度,溫度傳感器的發(fā)展大致經(jīng)歷了以下三個階段:分立式、模擬集成式、以及智能溫度傳感器(后兩者統(tǒng)稱集成式溫度傳感器)。集成式溫度傳感器測溫范圍一般局限在-55℃~150℃之間,但其體積小、重復(fù)性高、精度高并且成本低,在信息、工業(yè)、消費(fèi)類等領(lǐng)域應(yīng)用廣泛。

      2、隨著網(wǎng)絡(luò)時代不斷進(jìn)步,信息化程度不斷提高,互補(bǔ)金屬氧化物半導(dǎo)體(cmos)智能溫度傳感器的研究成為當(dāng)今熱門研究課題之一。cmos溫度傳感器中傳感單元一般利用具有與溫度相關(guān)的物理特性的器件作為溫度感知器件。目前,應(yīng)用廣泛的感溫器件主要為cmos中寄生bjt、mosfet、電阻以及基于熱擴(kuò)散原理的純凈襯底,其中,利用bjt作為傳感單元的溫度傳感器,主要利用bjt的負(fù)溫度系數(shù)電壓vbe與正溫度系數(shù)電壓δvbe,實(shí)現(xiàn)溫度傳感。

      3、目前,基于bjt的智能溫度傳感器大多采用高精度的δ-σadc完成量化過程得到最終數(shù)字編碼輸出,sar?adc相對有更小的功耗和較高的速度,但鮮少采用sar?adc。因?yàn)闇囟葌鞲衅鬏斎胫羇dc的輸入電壓范圍較小,為得到較高的分辨率,對adc位數(shù)要求較高。此外,由于sar?adc噪聲較大,設(shè)計(jì)高精度的sar?adc較為復(fù)雜。sar?adc具有較高的能效,然而在不校正的情況下分辨率局限在12位之內(nèi)。δ-σadc得益于過采樣和噪聲整形技術(shù),可以獲得很高的分辨率,但一般選擇采用高階或者多位的δ-σ調(diào)制器來實(shí)現(xiàn)高的動態(tài)范圍,這會由于高過采樣率和多個積分器的使用而造成較大的功耗。


      技術(shù)實(shí)現(xiàn)思路

      1、本實(shí)用新型的目的是提供一種基于縮放式模數(shù)轉(zhuǎn)換器的溫度傳感器電路,采用包含n位sar?adc、n位dac、二階環(huán)路濾波器、比較器、組合器的縮放式模數(shù)轉(zhuǎn)換器,最佳地結(jié)合多種adc架構(gòu)以提升單一架構(gòu)的性能,以實(shí)現(xiàn)高分辨率和高能效。

      2、為實(shí)現(xiàn)上述目的,本實(shí)用新型采用的技術(shù)方案如下:

      3、一種基于縮放式模數(shù)轉(zhuǎn)換器的溫度傳感器電路,包括用于生成正溫度系數(shù)的量化基準(zhǔn)電壓δvbe與負(fù)溫度系數(shù)的待量化電壓vbe的模擬前端、以及包含n位sar?adc、n位dac、二階環(huán)路濾波器、比較器、組合器的縮放式模數(shù)轉(zhuǎn)換器;

      4、所述模擬前端的輸出端分別連接n位sar?adc的輸入端和加法器的第一輸入端,n位sar?adc的輸出端連接n位adc的第一輸入端和組合器的第一輸入端,n位adc的輸出端通過非門后連接第一加法器的第二輸入端,加法器的輸出端連接二階環(huán)路濾波器的輸入端,二階環(huán)路濾波器的輸出端通過比較器連接n位adc的第二輸入端和組合器的第二輸入端,組合器的輸出端接入外部的數(shù)字后端。

      5、優(yōu)選的,所述的模擬前端包括ptat電流偏置電路和bipolar核心電路,所述ptat電流偏置電路的輸出端連接bipolar核心電路的輸入端。

      6、優(yōu)選的,所述的ptat電流偏置電路包括pmos管m1、pmos管m2、pnp三極管qb1、pnp三極管qb2、運(yùn)算放大器a、第一電阻rbias、第二電阻rbias/m;所述第一電阻和第二電阻的阻值比例為m:1,m是三極管qb2和qb1管子個數(shù)之比;

      7、pmos管m1的源極和m2的源極接電源vdd,m1和m2的柵極相連并接運(yùn)算放大器a的輸出端,m1的漏極接運(yùn)算放大器a的同相輸入端和第一電阻的一端,第一電阻的另一端接pnp三極管qb1的發(fā)射極,m2的漏極接運(yùn)放器a的反相輸入端和pnp三極管qb2的發(fā)射極,qb2的基極接第二電阻的一端,第二電阻的另一端和qb1的基極相連并接地,qb1的集電極和qb2的集電極接地;

      8、所述運(yùn)放算放大器a的輸出端作為ptat電流偏置電路的輸出。

      9、優(yōu)選的,所述的bipolar核心電路包括pmos管m3、pmos管m4、pnp三極管qb3、pnp三級管qb4;

      10、pmos管m3的源極和m4的源極接電源vdd,m3和m4的柵極相連并接ptat電流偏置電路中運(yùn)算放大器a的輸出端,m3的漏極接pnp三極管qb3的發(fā)射極,m4的漏極接pnp三級管qb4的發(fā)射極,qb3的基極和集電極、qb4的基極和集電極接地;將m3的漏極電壓作為正溫度系數(shù)的量化基準(zhǔn)電壓δvbe,將m3和m4的漏極電壓之差作為負(fù)溫度系數(shù)的待量化電壓vbe。

      11、優(yōu)選的,所述的縮放式模數(shù)轉(zhuǎn)換器的電路中包括運(yùn)算放大器a1、數(shù)模轉(zhuǎn)換器dac1和dac2、反相器inv1和inv2,控制邏輯模塊、比較器、時鐘clk1.1、clk1.2、clk1.3、clk1.4、clk1.5、clk1.6、clk1.7、clk1.8、clk2.1、clk2.2、clk2.3、clk2.4、clk2.5、clk2.6、clk1d.1、clk1d.2、clk1d.3、clk1d.4、clk2d.1、clk2d.2、clk2d.3、clk2d.4、clk2d.5、clk2d.6、reset1、reset2、reset3、reset4、sbp1、sbp2、clkg、clkng,電容cg1、cg2、cs1、cs2、cs3、cs4、cint1、cint2、cint3、cint4、cf1、cf2、cf3、cf4、cos1、cos2;

      12、運(yùn)算放大器a1的同相輸入端接電容cg1、cs1、數(shù)模轉(zhuǎn)換器dac1、時鐘clk1.3和時鐘clk2.3的一端,電容cg1的另一端接時鐘clkg的一端,電容cs1的另一端接時鐘clk1.1的一端和時鐘clk2.1的一端,時鐘clk2.1的另一端接地,時鐘clkg的另一端、數(shù)模轉(zhuǎn)換器dac1的另一端和時鐘clk1.1的另一端相接并接模擬前端的輸出端,時鐘clk2.3的另一端接時鐘reset1和電容cint1的一端,運(yùn)放器a1的一端輸出接電容cint1、時鐘reset1和時鐘clk1.3的另一端以及時鐘sbp1和時鐘clk2d.1的一端,時鐘clk2d.1的另一端接電容cf1、電容cs3和時鐘clk1d.1的一端,電容cs3的另一端接電容cos1、時鐘clk1.5和時鐘clk2.5的一端,時鐘clk1d.1的另一端和時鐘clk2.5的另一端相接并接地,電容cos1的另一端接反相器inv1的一端和時鐘clk2d.3的一端,時鐘clk1.5的另一端接電容cint3的一端和時鐘reset3的一端,反相器inv1、時鐘clk2d.3、電容cint3、時鐘reset3的另一端相接并接時鐘clk1d.3的一端,clk1d.3的另一端接電容cf3的一端和時鐘clk2d.5的一端,電容cf3的另一端接時鐘clk1.7的一端,時鐘clk2d.5的另一端和時鐘clk1.7的另一端相接并接地;

      13、運(yùn)算放大器a1的反相輸入端接電容cg2、cs2、數(shù)模轉(zhuǎn)換器dac2、時鐘clk1.4和時鐘clk2.4的一端,電容cg2的另一端接時鐘clkng的一端,電容cs2的另一端接時鐘clk1.2的一端和時鐘clk2.2的一端,時鐘clk2.2的另一端接地,時鐘clkng的另一端、數(shù)模轉(zhuǎn)換器dac2的另一端和時鐘clk1.2的另一端相接并接模擬前端的輸出端,時鐘clk2.4的另一端接時鐘reset2和電容cint2的一端,運(yùn)算放大器a1的另一端輸出接電容cint2、時鐘reset2和時鐘clk1.4的另一端以及時鐘sbp2和時鐘clk2d.2的一端,時鐘clk2d.2的另一端接電容cf2、電容cs4和時鐘clk1d.2的一端,電容cs4的另一端接電容cos2、時鐘clk1.6和時鐘clk2.6的一端,時鐘clk1d.2的另一端和時鐘clk2.6的另一端相接并接地,電容cos2的另一端接反相器inv2的一端和時鐘clk2d.4的一端,時鐘clk1.6的另一端接電容cint4的一端和時鐘reset4的一端,反相器inv2、時鐘clk2d.4、電容cint4、時鐘reset4的另一端相接并接時鐘clk1d.4的一端,clk1d.4的另一端接電容cf4的一端和時鐘clk2d.6的一端,電容cf4的另一端接時鐘clk1.8的一端,時鐘clk2d.6的另一端和時鐘clk1.8的另一端相接并接地;

      14、電容cf1的另一端、時鐘sbp2的另一端接量化器的第一輸入端,電容cf2、cf3、cf4、時鐘sbp1的另一端接比較器的第二輸入端,比較器在sar周期的輸出碼值k輸入到組合器中,比較器在δ-σ周期的輸出比特流bs輸入到控制邏輯模塊,控制邏輯模塊根據(jù)時鐘信號控制每個時鐘所對應(yīng)的開關(guān)器件,并輸入到組合器中,組合器最終輸出縮放式模數(shù)轉(zhuǎn)換器的溫度量化結(jié)果vbe/δvbe。

      15、本實(shí)用新型具備的有益效果為:本實(shí)用新型采用的縮放式模數(shù)轉(zhuǎn)換器的電路通過在一個時鐘周期內(nèi)完成采樣和積分,大大提高了傳感器的轉(zhuǎn)換速度,同時降低其中運(yùn)放增益要求;通過將sar?adc的量化誤差作為二階環(huán)路濾波器的輸入,從而在很大程度上降低了對積分器的線性和擺幅要求,可以使用較小的電流驅(qū)動環(huán)路濾波器中的積分器,降低了總功耗,并且由于增益要求降低,采用了基于反相器的運(yùn)放,進(jìn)一部降低了整體功耗。

      當(dāng)前第1頁1 2 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1