供電流給輸出0UTN314,而且電阻器318可從輸出0UTP312汲取電流。參考 圖3所示的實施例討論了前面狀態(tài)的定義，但是在其它實施例中也可以進行不同的定義。
[0041] 類似地，控制信號可被提供給開關(guān)Bl、B2、B3和B4以提供具有第一狀態(tài)和第二狀 態(tài)的電路，其對應(yīng)于主DAC電路310。然而，在第一狀態(tài)和第二狀態(tài)期間，校正性DAC電路 340可能不向輸出312和314提供直流電流。
[0042] 為了減輕由于寄生電容而產(chǎn)生的ISI，主DAC元件和校正性DAC電路可被控制以使 得寄生電容從輸出312, 314汲取的電荷保持恒定，而不管主DAC電路310的狀態(tài)。為了使 得寄生電容從輸出312,314汲取的電荷保持恒定，每個周期改變狀態(tài)的元件的總數(shù)（主電 路和校正性電路）可能是恒定的（即N個）。即，主DAC元件和校正性DAC電路310和340 都可能處于相同狀態(tài)，只要改變狀態(tài)的該元件的總數(shù)（例如，圖2中的元件）保持恒定。
[0043] 在另一實施例中，校正性DAC電路340中的開關(guān)可被控制成在主DAC電路310中的 開關(guān)被控制成切換它們的狀態(tài)時改變它們的狀態(tài)。例如，當(dāng)開關(guān)A1和A4被控制成打開時， 開關(guān)B1和B4可被控制成閉合。類似地，當(dāng)開關(guān)A2和A3被控制成閉合時，開關(guān)B2和B3可 被控制成打開。因此，大致相同的寄生電容可出現(xiàn)在輸出312, 314,而不管主DAC電路310 的狀態(tài)如何。
[0044] 在一個實施例中，主DAC電路310中的開關(guān)的狀態(tài)可總是不同于校正性DAC電路 340中的互補開關(guān)的狀態(tài)。表1圖示出主DAC電路310和校正性DAC電路340中的開關(guān)的 可能狀態(tài)。
【主權(quán)項】
1. 一種電路，包括： 多個主數(shù)模（DAC)元件，用于將數(shù)字輸入信號轉(zhuǎn)換成模擬輸出信號； 控制電路，用于控制每個主DAC元件以根據(jù)數(shù)字輸入信號在第一狀態(tài)和第二狀態(tài)之間 切換從而在輸出處提供表不數(shù)字輸入信號的模擬輸出信號；以及 多個校正性DAC元件，其被并行地耦接至控制電路和輸出之間的多個主DAC元件。
2. 根據(jù)權(quán)利要求1所述的電路，其中控制電路控制每個校正性DAC元件以在第一狀態(tài) 和第二狀態(tài)之間切換，從而使得由主DAC元件和校正性DAC元件的寄生電容從輸出汲取的 電荷恒定。
3. 根據(jù)權(quán)利要求1所述的電路，其中控制電路控制每個校正性DAC元件以在第一狀態(tài) 和第二狀態(tài)之間切換，從而使得在第一和第二狀態(tài)之間轉(zhuǎn)換的主DAC元件和校正性DAC元 件的總數(shù)在每個周期中恒定。
4. 根據(jù)權(quán)利要求1所述的電路，其中校正性DAC元件不向模擬輸出信號貢獻直流電流。
5. 根據(jù)權(quán)利要求1所述的電路，其中在第一狀態(tài)中主DAC元件向輸出提供正電流，而且 在第二狀態(tài)中主DAC元件向輸出提供負(fù)電流。
6. 根據(jù)權(quán)利要求1所述的電路,其中主DAC元件是電阻性DAC元件。
7. 根據(jù)權(quán)利要求1所述的電路,其中主DAC元件是電流舵DAC元件。
8. 根據(jù)權(quán)利要求1所述的電路，其中輸出信號是差分輸出信號。
9. 根據(jù)權(quán)利要求1所述的電路，其中多個主DAC元件是溫度計式DAC。
10. 根據(jù)權(quán)利要求1所述的電路，其中控制電路控制多個開關(guān)以便在第一狀態(tài)和第二 狀態(tài)之間切換主DAC元件，而且所述開關(guān)是NMOS開關(guān)、PMOS開關(guān)和低電壓NMOS開關(guān)之一。
11. 一種數(shù)模（DAC)元件,包括： 第一電流源； 第二電流源； 第一組開關(guān)，其被布置成形成第一和第二電流源之間的多個主電路分支，其中： 主電路分支中的第一個包括連接在第一電流源和第一輸出端之間的第一開關(guān)以及連 接在第二電流源和第一輸出端之間的第二開關(guān)， 主電路分支中的第二個包括連接在第一電流源和第二輸出端之間的第三開關(guān)以及連 接在第二電流源和第二輸出端之間的第四開關(guān)；以及 第二組開關(guān)，其被布置成形成第一和第二輸出端之間的多個校正性電路分支，其中： 校正性電路分支中的第一個包括串行連接在第一和第二輸出端之間的第五開關(guān)和第 六開關(guān)，以及 校正性電路分支中的第二個包括串行連接在第一和第二輸出端之間的第七開關(guān)和第 八開關(guān)。
12. 根據(jù)權(quán)利要求11所述的DAC元件，其中主電路分支中的第一組開關(guān)被操作來在每 個周期中提供兩種狀態(tài)之一，狀態(tài)包括： 第一狀態(tài)，其中第一電流源將電流提供給第一輸出端而且第二電流源從第二輸出端引 出電流，以及 第二狀態(tài)，其中第一電流源將電流提供給第二輸出端而且第二電流源從第一輸出端引 出電流。
13. 根據(jù)權(quán)利要求12所述的DAC元件，其中校正性電路分支中的第二組開關(guān)被操作來 在每個周期中提供兩種狀態(tài)之一，狀態(tài)包括： 第一狀態(tài)，其中第五開關(guān)和第八開關(guān)閉合而且第六開關(guān)和第七開關(guān)打開，以及 第二狀態(tài)，其中第五開關(guān)和第八開關(guān)打開而且第六開關(guān)和第七開關(guān)閉合；以及 第一組開關(guān)和第二組開關(guān)被控制以使得在每個周期中，當(dāng)?shù)谝唤M開關(guān)提供第一狀態(tài)時 第二組開關(guān)提供第二狀態(tài)，而且當(dāng)?shù)谝唤M開關(guān)提供第二狀態(tài)時第二組開關(guān)提供第一狀態(tài)。
14. 根據(jù)權(quán)利要求13所述的DAC元件，其中第一和第二狀態(tài)中的第二組開關(guān)不向第一 和第二輸出貢獻直流電流。
15. 根據(jù)權(quán)利要求11所述的DAC元件，其中第一和第二組開關(guān)中的至少一組開關(guān)中的 開關(guān)包括NMOS開關(guān)、PMOS開關(guān)和低電壓NMOS開關(guān)之一。
16. -種數(shù)模（DAC)元件,包括： 耦接至第一基準(zhǔn)電壓的第一電阻器； 耦接至第二基準(zhǔn)電壓的第二電阻器； 第一組開關(guān)，其被布置成形成第一和第二電阻器之間的多個主電路分支，其中： 主電路分支中的第一個包括連接在第一電阻器和第一輸出端之間的第一開關(guān)以及連 接在第二電阻器和第一輸出端之間的第二開關(guān)， 主電路分支中的第二個包括連接在第一電阻器和第二輸出端之間的第三開關(guān)以及連 接在第二電阻器和第二輸出端之間的第四開關(guān)；以及 第二組開關(guān)，其被布置成形成第一和第二輸出端之間的多個校正性電路分支，其中： 校正性電路分支中的第一個包括串行地連接在第一和第二輸出端之間的第五開關(guān)和 第六開關(guān)，以及 校正性電路分支中的第二個包括串行地連接在第一和第二輸出端之間的第七開關(guān)和 第八開關(guān)。
17. 根據(jù)權(quán)利要求16所述的DAC元件，其中主電路分支中的第一組開關(guān)被操作來在每 個周期中提供兩種狀態(tài)之一，狀態(tài)包括： 第一狀態(tài)，其中第一電阻器被耦接至第一輸出端而且第二電阻器被耦接至第二輸出 端，以及 第二狀態(tài)，其中第一電阻器被耦接至第二輸出端而且第二電阻器被耦接至第一輸出 端。
18. 根據(jù)權(quán)利要求17所述的DAC元件，其中校正性電路分支中的第二組開關(guān)被操作來 在每個周期中提供兩種狀態(tài)之一，狀態(tài)包括： 第一狀態(tài)，其中第五開關(guān)和第八開關(guān)閉合而且第六開關(guān)和第七開關(guān)打開，以及 第二狀態(tài)，其中第五開關(guān)和第八開關(guān)打開而且第六開關(guān)和第七開關(guān)閉合；以及 第一組開關(guān)和第二組開關(guān)被控制以使得在每個周期中當(dāng)?shù)谝唤M開關(guān)提供第一狀態(tài)時 第二組開關(guān)提供第二狀態(tài)，而且當(dāng)?shù)谝唤M開關(guān)提供第二狀態(tài)時第二組開關(guān)提供第一狀態(tài)。
19. 根據(jù)權(quán)利要求18所述的DAC元件，其中第一和第二狀態(tài)下的第二組開關(guān)不向第一 和第二輸出貢獻直流電流。
20. 根據(jù)權(quán)利要求16所述的DAC元件，其中第一和第二組開關(guān)中的至少一組開關(guān)中的 開關(guān)包括NMOS開關(guān)、PMOS開關(guān)和低電壓NMOS開關(guān)之一。
【專利摘要】本發(fā)明涉及用于降低DAC中的電容器感應(yīng)的ISI的方法和設(shè)備。一種電路可包括多個主數(shù)模(DAC)元件，用于將數(shù)字輸入信號轉(zhuǎn)換成模擬輸出信號。控制電路可控制每個主DAC元件以根據(jù)數(shù)字輸入信號而在第一狀態(tài)和第二狀態(tài)之間切換從而在輸出處提供表示數(shù)字輸入信號的模擬輸出信號。多個校正性DAC元件可被并行地耦接至控制電路和輸出之間的多個主DAC元件。多個校正性DAC元件可被控制來減輕由于主DAC元件中的寄生電容導(dǎo)致的碼間干擾(ISI)。多個校正性DAC元件可能不向模擬輸出信號貢獻直流電流。
【IPC分類】H03M1-10
【公開號】CN104579341
【申請?zhí)枴緾N201410533057
【發(fā)明人】S·拉加塞卡
【申請人】亞德諾半導(dǎo)體集團
【公開日】2015年4月29日
【申請日】2014年10月11日
【公告號】DE102014114540A1, US9065463, US20150102949