具有速率控制的異步模數(shù)轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及模數(shù)轉(zhuǎn)換器(ADC)，并且更具體地涉及異步ADC。
【背景技術(shù)】
[0002]圖1示出常規(guī)的同步ADC 100在操作中，模擬信號(hào)AIN通過濾波器/驅(qū)動(dòng)器102 (其通常是抗混疊濾波器)來濾波和/或放大并且被提供給采樣保持(S/Η)電路104。然后該S/Η電路104能夠基于來自定時(shí)電路110的信號(hào)周期性地(通常在如圖2所示的等距采樣時(shí)刻)對模擬信號(hào)AIN進(jìn)行采樣。然后轉(zhuǎn)換電路106(其可以是一種量化器)能夠使用來自定時(shí)電路110的時(shí)鐘或定時(shí)信號(hào)將已采樣的模擬信號(hào)AIN轉(zhuǎn)化成具有量化水平的數(shù)字表現(xiàn)形式(即如圖2所示)。輸出電路108 (其可以包括數(shù)字校正電路如平均器)生成最終數(shù)字信號(hào)DOUT。
[0003]ADC 100還可以被修改為“電平交叉(level-crossing) ”ADC 150，如圖3所示。在此，S/Η電路104和轉(zhuǎn)換電路106分別由比較電路154 (其可以包括比較器)和轉(zhuǎn)換電路156替換。對于該ADC 150，其確定模擬信號(hào)AIN變得大于(或小于)已知的量化水平的時(shí)刻(如圖4所示)?；谶@些時(shí)刻，可以生成數(shù)字信號(hào)D0UT。
[0004]然而，ADC 100和150中的每一個(gè)都存在某些缺點(diǎn)。一個(gè)缺點(diǎn)是定時(shí)電路110的功率消耗可能較高，因?yàn)锳DC 100和150中的每一個(gè)都可能采用大量的器件(即比較器)或者可能以非常高的速率進(jìn)行過采樣以實(shí)現(xiàn)期望的分辨率。因此，存在對改進(jìn)的ADC的需求。
[0005]常規(guī)電路的一些示例為:美國專利第6，404, 372號(hào)；美國專利第6，850, 180號(hào)；美國專利第 7，466，258 號(hào)；以及 Grimaldi 等人的 “A 10-bit 5kHz level crossing ADC”，201120th European Conf.0n Circuit Theory and Design (ECCTD)，pp.564-567。

【發(fā)明內(nèi)容】

[0006]所描述的實(shí)施例提供一種裝置。該裝置包括:比較電路，其被配置為接收模擬信號(hào)；基準(zhǔn)電路，其被耦合到比較電路并且被配置為將多個(gè)基準(zhǔn)信號(hào)提供給比較電路；轉(zhuǎn)換電路，其被耦合到比較電路并且被配置為檢測比較電路的輸出的變化；時(shí)間數(shù)字轉(zhuǎn)換器(TDC)，其被耦合到比較電路；定時(shí)器，其被耦合到比較電路；輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中該輸出電路被配置為輸出模擬信號(hào)的同步數(shù)字表現(xiàn)形式和模擬信號(hào)的異步數(shù)字表現(xiàn)形式中的至少一個(gè)；以及模數(shù)轉(zhuǎn)換器(ADC)，其被耦合到轉(zhuǎn)換電路、定時(shí)器和TDC，其中該ADC被配置為在已過去預(yù)定時(shí)段后被定時(shí)器使能。
[0007]根據(jù)本發(fā)明的一個(gè)方面，比較電路進(jìn)一步包括多個(gè)比較器，其中每個(gè)比較器被耦合到定時(shí)器、轉(zhuǎn)換電路和基準(zhǔn)電路，并且其中每個(gè)比較器被配置為接收模擬信號(hào)。
[0008]根據(jù)另一個(gè)方面，TDC被配置為生成與ADC的采樣時(shí)刻對應(yīng)的時(shí)間戳。
[0009]根據(jù)另一個(gè)方面，TDC被配置為生成輸出電路的時(shí)間戳。
[0010]根據(jù)另一個(gè)方面，轉(zhuǎn)換電路進(jìn)一步包括多個(gè)轉(zhuǎn)換邏輯電路，其中每個(gè)轉(zhuǎn)換邏輯電路被耦合在至少一個(gè)比較器和輸出電路之間。
[0011]根據(jù)另一方面，基準(zhǔn)電路進(jìn)一步包括:基準(zhǔn)邏輯電路；以及被耦合在基準(zhǔn)邏輯電路與比較電路之間的基準(zhǔn)發(fā)生器。
[0012]根據(jù)另一方面，基準(zhǔn)發(fā)生器進(jìn)一步包括多個(gè)數(shù)模轉(zhuǎn)換器(DAC)，其中每個(gè)DAC被耦合在基準(zhǔn)邏輯電路與至少一個(gè)比較器之間。
[0013]根據(jù)另一方面，提供一種方法。該方法包括:接收模擬信號(hào)；將模擬輸入信號(hào)與第一和第二基準(zhǔn)信號(hào)進(jìn)行比較以生成第一比較結(jié)果；寄存第一比較結(jié)果和對應(yīng)于該第一比較結(jié)果的第一時(shí)間戳；根據(jù)第一比較結(jié)果生成數(shù)字信號(hào)的第一部分；如果比較結(jié)果在預(yù)定間隔內(nèi)保持基本相同，則使能ADC在采樣時(shí)刻生成第二比較結(jié)果；生成對應(yīng)于該采樣時(shí)刻的第二時(shí)間戳；寄存第二比較結(jié)果和第二時(shí)間戳；以及根據(jù)第二比較結(jié)果生成該數(shù)字信號(hào)的第二部分。
[0014]根據(jù)另一方面，第二基準(zhǔn)信號(hào)大于第一基準(zhǔn)信號(hào)，并且其中該方法進(jìn)一步包括:如果模擬信號(hào)變得大于第二基準(zhǔn)信號(hào)，則生成反映模擬信號(hào)已經(jīng)變得大于第二基準(zhǔn)信號(hào)的第三比較結(jié)果；寄存第三比較結(jié)果和對應(yīng)于第三時(shí)間比較結(jié)果的第三時(shí)間戳；根據(jù)第三比較結(jié)果生成數(shù)字信號(hào)的第三部分；以及生成大于第二基準(zhǔn)信號(hào)的第三基準(zhǔn)信號(hào)。
[0015]根據(jù)另一方面，該方法進(jìn)一步包括:如果模擬信號(hào)變得小于第一基準(zhǔn)信號(hào)，則生成反映模擬信號(hào)已經(jīng)變得小于第一基準(zhǔn)信號(hào)的第四比較結(jié)果；寄存第四比較結(jié)果和對應(yīng)于第四時(shí)間比較結(jié)果的第四時(shí)間戳；根據(jù)第四比較結(jié)果生成數(shù)字信號(hào)的第四部分；以及生成小于第一基準(zhǔn)信號(hào)的第四基準(zhǔn)信號(hào)。
[0016]根據(jù)另一方面，提供一種裝置。該裝置包括:比較電路，該比較電路具有:被配置為接收模擬信號(hào)的第一比較器；和被配置為接收模擬信號(hào)的第二比較器；基準(zhǔn)電路，其被耦合到比較電路并且被配置為將第一基準(zhǔn)信號(hào)提供給第一比較器以及將第二基準(zhǔn)信號(hào)提供給第二比較器；轉(zhuǎn)換電路，其被耦合到比較電路且被配置為檢測比較電路的輸出的變化；TDC,其被耦合到比較電路；定時(shí)器，其被耦合到比較電路；輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中該輸出電路被配置為輸出模擬信號(hào)的同步數(shù)字表現(xiàn)形式和模擬信號(hào)的異步數(shù)字表現(xiàn)形式中的至少一個(gè)；以及ADC，其被耦合到轉(zhuǎn)換電路、定時(shí)器和TDC，其中ADC被配置為當(dāng)預(yù)定時(shí)段已過去后由定時(shí)器使能。
[0017]根據(jù)另一方面，定時(shí)器被配置為在預(yù)定時(shí)段后使第一和第二比較器對模擬信號(hào)重新米樣。
[0018]根據(jù)另一方面，轉(zhuǎn)換電路進(jìn)一步包括:被耦合在第一比較器與輸出電路之間的第一轉(zhuǎn)換邏輯電路；以及被耦合在第二比較器與輸出電路之間的第二轉(zhuǎn)換邏輯電路。
[0019]根據(jù)另一方面，第一和第二轉(zhuǎn)換邏輯電路中的每一個(gè)進(jìn)一步包括寄存器。
[0020]根據(jù)另一方面，基準(zhǔn)發(fā)生器進(jìn)一步包括:被耦合在基準(zhǔn)邏輯電路與第一比較器之間的第一 DAC ;以及被耦合在基準(zhǔn)邏輯電路與第二比較器之間的第二 DAC。
[0021]根據(jù)另一方面，該裝置進(jìn)一步包括濾波器，該濾波器被耦合到第一和第二比較器中的每一個(gè)以便提供模擬信號(hào)。
[0022]根據(jù)另一方面，輸出電路進(jìn)一步包括正弦內(nèi)插器。
[0023]根據(jù)另一方面，提供一種方法。該方法包括:接收模擬信號(hào)；將模擬輸入信號(hào)與第一和第二基準(zhǔn)信號(hào)進(jìn)行比較以生成第一比較結(jié)果；寄存第一比較結(jié)果和對應(yīng)于第一比較結(jié)果的第一時(shí)間戳；根據(jù)第一比較結(jié)果生成數(shù)字信號(hào)的第一部分；調(diào)整第一和第二基準(zhǔn)信號(hào)中的至少一個(gè)；如果模擬信號(hào)在預(yù)定間隔內(nèi)達(dá)到第一和第二基準(zhǔn)信號(hào)中已調(diào)整的一個(gè)信號(hào)，則生成第二比較結(jié)果；以及根據(jù)第二比較結(jié)果生成該數(shù)字信號(hào)的第二部分。
[0024]根據(jù)另一方面，第二基準(zhǔn)信號(hào)大于第一基準(zhǔn)信號(hào)，并且其中該方法進(jìn)一步包括:如果模擬信號(hào)變得大于第二基準(zhǔn)信號(hào)，則生成反映模擬信號(hào)已經(jīng)變得大于第二基準(zhǔn)信號(hào)的第三比較結(jié)果；寄存第三比較結(jié)果和對應(yīng)于第三時(shí)間比較結(jié)果的第三時(shí)間戳；根據(jù)第三比較結(jié)果生成數(shù)字信號(hào)的第三部分；以及生成大于第二基準(zhǔn)信號(hào)的第三基準(zhǔn)信號(hào)。
[0025]根據(jù)另一方面，該方法進(jìn)一步包括:如果模擬信號(hào)變得小于第一基準(zhǔn)信號(hào)，則生成反映模擬信號(hào)已經(jīng)變得小于第一基準(zhǔn)信號(hào)的第四比較結(jié)果；寄存第四比較結(jié)果和對應(yīng)于第四時(shí)間比較結(jié)果的第四時(shí)間戳；根據(jù)第四比較結(jié)果生成數(shù)字信號(hào)的第四部分；以及生成小于第一基準(zhǔn)信號(hào)的第四基準(zhǔn)信號(hào)。
[0026]根據(jù)另一方面，調(diào)整步驟進(jìn)一步包括增加第一基準(zhǔn)信號(hào)。
[0027]根據(jù)另一方面，以第一和第二基準(zhǔn)信號(hào)之間的初始差除以預(yù)定間隔減去消隱時(shí)段(blanking time)的長度的速率來增加第一基準(zhǔn)信號(hào)。
[0028]根據(jù)另一方面，調(diào)整步驟進(jìn)一步包括減少第二基準(zhǔn)信號(hào)。
[0029]根據(jù)另一方面，以第一和第二基準(zhǔn)信號(hào)之間的初始差的二分之一除以預(yù)定間隔減去消隱時(shí)段的長度的速率來調(diào)整第一和第二基準(zhǔn)信號(hào)中的每一個(gè)。
[0030]根據(jù)另一方面，調(diào)整步驟進(jìn)一步包括增加比第一基準(zhǔn)信號(hào)少至少一個(gè)有效位(LSB)的第三基準(zhǔn)信號(hào)。
[0031]根據(jù)另一方面，提供一種裝置。該裝置包括:比較電路，其被配置為接收模擬信號(hào)；基準(zhǔn)電路，其具有:親合到比較電路以將多個(gè)基準(zhǔn)信號(hào)提供給比較電路的基準(zhǔn)發(fā)生器；以及耦合到基準(zhǔn)發(fā)生器的基準(zhǔn)邏輯電路，其中基準(zhǔn)邏輯電路被配置為動(dòng)態(tài)地調(diào)整多個(gè)基準(zhǔn)信號(hào)中的至少一個(gè)；轉(zhuǎn)換電路，其被耦合到比較電路并且被配置為檢測比較電路的輸出的變化；時(shí)間數(shù)字轉(zhuǎn)換器(TDC)，其被耦合到比較電路；定時(shí)器，其被耦合到比較電路；以及輸出電路，其被耦合到轉(zhuǎn)換電路和TDC，其中輸出電路被配置為輸出模擬信號(hào)的同步數(shù)字表現(xiàn)形式和模擬信號(hào)的異步數(shù)字表現(xiàn)形式中的至少一個(gè)。
[0032]根據(jù)另一方面，提供一種裝置。該裝置包括:比較電路，其具有:被配置為接收模擬信號(hào)的第一比較器；以及被配置為接收模擬信號(hào)的第二比較器；基準(zhǔn)電路，其具有:被耦合到比較電路以便將第一基準(zhǔn)信號(hào)提供給比較電路并將第二基準(zhǔn)信號(hào)提供給第二比較器的基準(zhǔn)發(fā)生器；以及被耦合到基準(zhǔn)發(fā)生器的基準(zhǔn)邏輯電路，其中基準(zhǔn)邏輯電路被配置為動(dòng)態(tài)地調(diào)整第一和第二基準(zhǔn)信號(hào)中的至少一個(gè)；轉(zhuǎn)換電路，其被耦合