容Cl的一端和PMOS晶體管M6的漏極相連接。PMOS晶體管M15的漏極與密勒補(bǔ)償電容Cl的另一端、密勒補(bǔ)償電容C2的一端和NMOS晶體管M16的漏極相連接，且其連接的節(jié)點(diǎn)作為所述運(yùn)算放大器電路的輸出端OUT。
[0042]NMOS晶體管M16的柵極與密勒補(bǔ)償電容C2的另一端和NMOS晶體管M14的漏極相連接。NMOS晶體管M16的源極和襯底接地VSS。
[0043]同時(shí)使用NMOS管差分對電路和PMOS管差分對電路的目的是使輸入電壓范圍更大。
[0044]圖6是所述雙向模擬緩沖器電路一個(gè)應(yīng)用示例，所述雙向模擬緩沖器電路可以等效為一個(gè)雙向模擬緩沖器和一個(gè)開關(guān)SWl。當(dāng)S為高電平時(shí)，開關(guān)SWl導(dǎo)通，雙向模擬緩沖器的傳輸方向?yàn)閺腦l到X2，此時(shí)，電路處于正常工作模式，參見圖6(a)，可以從X2觀測到關(guān)鍵信號Xl是否正確；如果Xl有問題，將S設(shè)置為低電平，開關(guān)SWl斷開，此時(shí)電路為外灌信號模式，參見圖6 (b),雙向模擬緩沖器的傳輸方向?yàn)閺腦2到XI,此時(shí),可以從外部加入信號至模擬模塊。
[0045]雖然本發(fā)明利用具體的實(shí)施例進(jìn)行說明，但是對實(shí)施例的說明并不限制本發(fā)明的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過參考本發(fā)明的說明，在不背離本發(fā)明的精神和范圍的情況下，容易進(jìn)行各種修改或者可以對實(shí)施例進(jìn)行組合。
【主權(quán)項(xiàng)】
1.一種雙向模擬緩沖器電路，其特征在于，包括: 一傳輸方向控制電路，用于實(shí)現(xiàn)模擬數(shù)據(jù)的雙向傳輸； 一運(yùn)算放大器電路，與所述傳輸方向控制電路相連接，用于驅(qū)動(dòng)負(fù)載。
2.如權(quán)利要求1所述的雙向模擬緩沖器電路，其特征在于: 所述傳輸方向控制電路(21)由一反相器電路(INVl)和四個(gè)CMOS傳輸門電路(TGl?TG4)組成； 第一 CMOS傳輸門電路(TGl)的一端與第三CMOS傳輸門電路(TG3)的一端相連接，其連接的節(jié)點(diǎn)記為Xl端，第一 CMOS傳輸門電路(TGl)的另一端與第二 CMOS傳輸門電路(TG2)的一端相連接，第三CMOS傳輸門電路(TG3)的另一端與第四CMOS傳輸門電路(TG4)的一端相連接，第二 CMOS傳輸門電路(TG2)的另一端與第四CMOS傳輸門電路(TG4)的另一端相連接，其連接的節(jié)點(diǎn)記為X2端；四個(gè)CMOS傳輸門電路(TGl?TG4)分別具有兩個(gè)控制輸入端，分別記為S和SN； 所述反相器電路(INVl的輸入端記為S,反相輸出端記為SN,分別與第一 CMOS傳輸門電路?第四CMOS傳輸門電路(TGl?TG4)的控制輸入端S和SN端相連接； 當(dāng)所述反相器電路(INVl)的輸入端S為高電平時(shí)，第二 CMOS傳輸門電路(TG2)和第三CMOS傳輸門電路(TG3 )導(dǎo)通，第一 CMOS傳輸門電路(TGl)和第四CMOS傳輸門電路(TG4)不導(dǎo)通，模擬數(shù)據(jù)信號的流向?yàn)閺腦l端傳輸?shù)絏2端； 當(dāng)所述反相器電路(INVl)的輸入端S為低電平時(shí)，第二 CMOS傳輸門電路(TG2)和第三CMOS傳輸門電路(TG3 )不導(dǎo)通，第一 CMOS傳輸門電路(TGl)和第四CMOS傳輸門電路(TG4)導(dǎo)通，模擬數(shù)據(jù)信號的流向?yàn)閺腦2端傳輸?shù)絏l端。
3.如權(quán)利要求2所述的雙向模擬緩沖器電路，其特征在于:所述CMOS傳輸門電路由第三^^一 PMOS晶體管(M31)和第三十三PMOS晶體管(M33)，第三十二 NMOS晶體管(M32)和第三十四NMOS晶體管(M34)構(gòu)成； 第三H^一 PMOS晶體管(M31)的源極和襯底與電源電壓端相連接，PMOS晶體管(M31)的柵極與第三十二 NMOS晶體管(M32)的柵極相連接，其連接的節(jié)點(diǎn)記為GNPMOS晶體管(M31)的漏極與NMOS晶體管(M32)的漏極相連接，其連接的節(jié)點(diǎn)記為GP ;第三十二NMOS晶體管(M32)的源極和襯底接地； 第三十三PMOS晶體管M33的柵極與節(jié)點(diǎn)GP端相連接，第三十四NMOS晶體管(M34)的柵極與節(jié)點(diǎn)GN端相連接；第三十三PMOS晶體管(M33)的源極與第三十四NMOS晶體管(M34)的漏極相連接，其連接的節(jié)點(diǎn)作為CMOS傳輸門電路S輸入端；第三十三PMOS晶體管(M33)的漏極與第三十四NMOS晶體管(M34)的源極相連接，其連接的節(jié)點(diǎn)作為CMOS傳輸門電路SN輸入端，第三十三PMOS晶體管(M33)的襯底與電源電壓端相連接，第三十四NMOS晶體管(M34)的襯底接地。
4.如權(quán)利要求1至3任一所述的雙向模擬緩沖器電路，其特征在于: 所述運(yùn)算放大器電路由偏置電路(31)，NMOS管差分對電路(32)，PMOS管差分對電路(33)，運(yùn)算放大器輸出級電路(34)構(gòu)成； 所述偏置電路31由第一 PMOS晶體管(Ml)，第三PMOS晶體管(M3)和第二 NMOS晶體管(M2)，第四NMOS晶體管(M4)構(gòu)成，給所述NMOS管差分對電路(32)和PMOS管差分對電路(33)提供偏置； 第一 PMOS晶體管(Ml)的柵極接地VSS，第一 PMOS晶體管(Ml)的源極和襯底與電源電壓VDD端相連接，第一 PMOS晶體管(Ml)的漏極與NMOS管(M2)的漏極和柵極以及第四NMOS晶體管(M4)的柵極相連接，其連接的節(jié)點(diǎn)記為BN ;第二 NMOS晶體管(M2)的源極和襯底接地； 第三PMOS晶體管(M3)的源極和襯底與電源電壓VDD端相連接，第三PMOS晶體管(M3)的柵極和漏極與第四NMOS管(M4)的漏極相連接，其連接的節(jié)點(diǎn)記為BP ;第四NMOS晶體管(M4)的源極和襯底接地； 所述NMOS管差分對電路(32)由第五PMOS晶體管(M5)、第六PMOS晶體管(M6)和第九PMOS晶體管(M9)，第七NMOS晶體管(M7)和第八NMOS晶體管(M8)組成； 第五PMOS晶體管(M5)的源極和襯底與電源電壓VDD端相連接，第六PMOS晶體管(M6)的源極和襯底與電源電壓VDD端相連接；第五PMOS晶體管(M5)的柵極和漏極與第六PMOS晶體管(M6)的柵極以及第七NMOS管晶體(M7)的漏極相連接；第六PMOS晶體管(M6)的漏極與第八NMOS晶體管(M8)的漏極相連接；第七NMOS晶體管(M7)的源極與第八NMOS管晶體(M8)的源極和第九PMOS晶體管(M9)的漏極相連接；第九PMOS晶體管(M9)的源極和襯底接地VSS ;第七NMOS晶體管(M7)的襯底和NMOS晶體管(M8)的襯底接地VSS ;第九PMOS晶體管(M9)的柵極與所述節(jié)點(diǎn)BN相連接； 第七NMOS晶體管(M7)的柵極作為差分輸入端INN，第八NMOS晶體管(M8)的柵極作為差分輸入端INP ； 所述PMOS管差分對電路(33)由第十PMOS晶體管?第十二 PMOS晶體管(M10?M12)，第十三NMOS晶體管(M13)和第十四NMOS晶體管(M14)組成； 第十PMOS晶體管(MlO)的柵極與所述節(jié)點(diǎn)BP相連接，第十PMOS晶體管(MlO)的源極和襯底與電源電壓VDD端相連接。第十PMOS晶體管(MlO)的漏極與第i^一 PMOS晶體管(Mll)的源極和第十二 PMOS晶體管(M12)的源極相連接；第^^一 PMOS晶體管(MlI)的襯底和第十二 PMOS晶體管(M12)的襯底與電源電壓VDD端相連接；第^^一 PMOS晶體管(Mll)的柵極與所述差分輸入端INN相連接，第十二 PMOS晶體管(M12)的柵極與所述差分輸入端INP相連接；第^^一 PMOS晶體管(MlI)的漏極與第十三NMOS晶體管(M13)的柵極和漏極以及第十四NMOS晶體管(M14)的柵極相連接；第十三NMOS晶體管(M13)的源極和襯底接地VSS ;第十二 PMOS晶體管(M12)的漏極與第十四NMOS晶體管(M14)的漏極相連接；第十四NMOS晶體管(M14)的源極和襯底接地VSS ； 所述運(yùn)算放大器輸出級電路(34)由第十五PMOS晶體管(M15)、第十六NMOS晶體管(M16)和第一密勒補(bǔ)償電容(Cl)，第二密勒補(bǔ)償電容(C2)組成； 第十五PMOS晶體管(M15)的源極和襯底與電源電壓VDD端相連接。第十五PMOS晶體管(M15)的柵極與第一密勒補(bǔ)償電容(Cl)的一端和PMOS晶體管M6的漏極相連接;第十六PMOS晶體管(M15)的漏極與第一密勒補(bǔ)償電容(Cl)的另一端、第二密勒補(bǔ)償電容(C2)的一端和第十六NMOS晶體管(M16)的漏極相連接，且其連接的節(jié)點(diǎn)作為所述運(yùn)算放大器電路的輸出端OUT ； 第十六NMOS晶體管(M16)的柵極與第二密勒補(bǔ)償電容(C2)的另一端和第十四NMOS晶體管(M14)的漏極相連接；第十六NMOS晶體管(M16)的源極和襯底接地VSS。
【專利摘要】本發(fā)明公開了一種雙向模擬緩沖器電路，包括：一傳輸方向控制電路，用于實(shí)現(xiàn)模擬數(shù)據(jù)的雙向傳輸；一運(yùn)算放大器電路，與所述傳輸方向控制電路相連接，用于驅(qū)動(dòng)負(fù)載。本發(fā)明可以雙向傳輸模擬數(shù)據(jù)，從而為電路的測試、調(diào)試提供便利。
【IPC分類】H03K19-0175
【公開號】CN104639144
【申請?zhí)枴緾N201310552862
【發(fā)明人】范志祥
【申請人】上海華虹集成電路有限責(zé)任公司
【公開日】2015年5月20日
【申請日】2013年11月8日