芯片20可以依次橫向排布在同一條直線上，也即，各個自定義集成電路芯片20的橫向中心線位于同一條直線LI上，顯然，將各個自定義集成電路芯片20的橫向中心線均位于同一條直線LI上是理想化的狀態(tài)，在實(shí)際布局時，可以盡可能的將這些自定義集成電路芯片20依次橫向排布在同一條直線上。
[0037]由于各個自定義集成電路芯片20上布局的電路等同于標(biāo)準(zhǔn)集成電路芯片上布局的電路，也即將標(biāo)準(zhǔn)集成電路芯片中的電路分布在了多個自定義集成電路芯片20中，為了能夠盡可能的縮小像素數(shù)據(jù)線22、行控制邏輯線24走線時所占用的高度，可以將各個自定義集成電路芯片20在橫向上的寬度之和設(shè)置為大于標(biāo)準(zhǔn)集成電路芯片的寬度。由于像素數(shù)據(jù)線22、行控制邏輯線24在走線時所占用的面積是一定的，當(dāng)可占用的走線面積的寬度變寬后，像素數(shù)據(jù)線22、行控制邏輯線24在走線時所占用的高度就會變小，也即圖2A中的高度El小于圖1中的高度B，從而使得顯示器的下邊框變窄，實(shí)現(xiàn)了對顯示器下邊框的窄化。
[0038]在實(shí)際窄化顯示器的下邊框時，每個自定義集成電路芯片上均連接有像素數(shù)據(jù)線22和行控制邏輯線24中的至少一種。也就是說，一個自定義集成電路芯片可以僅連接像素數(shù)據(jù)線22，也可以僅連接行控制邏輯線24，也可以同時連接像素數(shù)據(jù)線22和行控制邏輯線24，具體的可以根據(jù)自定義集成電路芯片20中內(nèi)部電路的布局決定。
[0039]可選的，各個自定義集成電路芯片20上側(cè)的管腳均勻排布，且這些管腳與像素數(shù)據(jù)線22和行控制邏輯線24 —一對應(yīng)連接。一般的，各個自定義集成電路芯片20上側(cè)的管腳的數(shù)量與像素數(shù)據(jù)線22和行控制邏輯線24的數(shù)量相同，顯然，根據(jù)實(shí)際需要，自定義集成電路芯片20的上側(cè)還可以設(shè)置其他用途的管腳，這種易于思及的方案不應(yīng)當(dāng)用于限制本實(shí)施例所要保護(hù)的范圍。
[0040]由于各個自定義集成電路芯片20上側(cè)的管腳是均勻排布的，且這些管腳與像素數(shù)據(jù)線22和行控制邏輯線24 —一對應(yīng)的，因此可以盡可能地降低對自定義集成電路芯片20上側(cè)用于對像素數(shù)據(jù)線22和行控制邏輯線24進(jìn)行布線的區(qū)域的浪費(fèi)，使得像素數(shù)據(jù)線22和行控制邏輯線24盡可能的均勻布局，以最大化的減少圖2A中的布線高度El。
[0041]在一種可能的實(shí)現(xiàn)方式中，由于顯示屏中對像素的顯示有一定的要求，即需要這些像素同時顯示或同時關(guān)閉顯示，因此像素對時效具有很高的要求，也因此像素數(shù)據(jù)線22的長度需要設(shè)置為等長。為了能夠保證這些像素能被在同一時刻控制，在像素數(shù)據(jù)線22等長的前提下，需要在同一時刻控制像素數(shù)據(jù)線22，因此每相鄰兩個自定義集成電路芯片之間通過導(dǎo)線連接，以便于各個自定義集成電路芯片20可以同時向連接著的像素數(shù)據(jù)線22發(fā)送信號。也即，各個自定義集成電路芯片20用于控制向連接的所有像素數(shù)據(jù)線22同時發(fā)送信號。
[0042]此外，由于各個自定義集成電路芯片20中的電路是由標(biāo)準(zhǔn)集成電路芯片分散到各個自定義集成電路芯片20中的，且電路中的元器件占用的排布空間是固定的，因此各個自定義集成電路芯片的面積之和通常等于所述標(biāo)準(zhǔn)集成電路芯片的面積?？蛇x的，考慮到各個自定義集成電路芯片20邊緣對面積的損耗，各個自定義集成電路芯片20的面積之和通常還可以略大于標(biāo)準(zhǔn)集成電路芯片的面積。
[0043]可選的，各個自定義集成電路芯片20的高度F相同，由于各個自定義集成電路芯片20中的電路是由標(biāo)準(zhǔn)集成電路芯片分散到各個自定義集成電路芯片20中的，在各個自定義集成電路芯片20的面積之和等于標(biāo)準(zhǔn)集成電路芯片的面積時，各個自定義集成電路芯片20的高度F均小于圖1中標(biāo)準(zhǔn)集成電路芯片10的高度C，而各個自定義集成電路芯片的寬度則可以相同或不同，比如，Dl和D2可以相同，也可以不同。
[0044]一種可能的實(shí)現(xiàn)方式中，為了進(jìn)一步窄化顯示器的下邊框，還可以將與自定義集成電路芯片連接的各條像素數(shù)據(jù)線和行控制邏輯線按照兩層或兩層以上的排布方式與顯示屏上的對應(yīng)端口連接。
[0045]在圖2A、圖2B以及圖2C中，與自定義集成電路連接的各條像素數(shù)據(jù)線和行控制邏輯線是按照一層以上的排布方式與顯示屏上的對應(yīng)端口連接，也即，所有像素數(shù)據(jù)線和行控制邏輯線均位于同一層面上。而由于像素數(shù)據(jù)線的數(shù)量過多，為了能夠進(jìn)一步減少這些像素數(shù)據(jù)線對下邊框高度的占用，還可以將像素數(shù)據(jù)線和行控制邏輯線中的前一種或全部兩種分別排布在至少兩個層面上。比如，圖2B中，像素數(shù)據(jù)線22和行控制邏輯線24中的一部分均勻排布在第一層面上并與顯示屏上的對應(yīng)端口 26連接，將像素數(shù)據(jù)線22和行控制邏輯線24中的另一部分均勻排布在第二層面上并與顯示屏上的對應(yīng)端口 26連接。
[0046]請參見圖2D所示，其是根據(jù)一示例性實(shí)施例示出的圖2A所示窄邊框中像素數(shù)據(jù)線和行控制邏輯線按照兩層走線排布的示意圖。在圖2D中，像素數(shù)據(jù)線22和行控制邏輯線24中用實(shí)線表示的線路位于第一層面上，用虛線表示的線路位于第二層面上。為了更容易展示兩個層面，請參見圖2E所示，其是根據(jù)一示例性實(shí)施例示出的圖2D所示窄邊框的立體示意圖，像素數(shù)據(jù)線22和行控制邏輯線24中用實(shí)線表示的線路與用虛線表示的線路分別位于兩個層面上，但自定義集成電路芯片20以及其上的管腳均與圖2A和圖2B中的相同。
[0047]請進(jìn)一步參見圖2F所示，其是根據(jù)一示例性實(shí)施例示出的圖2D所示窄邊框放大后的側(cè)剖面示意圖，分別位于兩個層面上的像素數(shù)據(jù)線22和行控制邏輯線24均連接于自定義集成電路芯片20和顯示屏上的對應(yīng)端口自定義集成電路芯片20的寬和高F所形成的面與窄邊框200所在面平行，自定義集成電路芯片20的厚H垂直于窄邊框200所在面。
[0048]結(jié)合圖2B和圖2E可知，圖2B中各個像素數(shù)據(jù)線22和行控制邏輯線24位于同一個層面上進(jìn)行走線，而圖2E中各個像素數(shù)據(jù)線22和行控制邏輯線24位于兩個層面上進(jìn)行走線，由于各個像素數(shù)據(jù)線22和行控制邏輯線24位于兩個層面上進(jìn)行走線時，可以占用下邊框的厚度，且可以減少同一個層面上線路的數(shù)量，從而可以減少同一個層面對布局面積的占用，在每個層面的寬度不變的情況下，線路可以減少對每個層面的高度的占用，也即減少了對下邊框高度的占用，從而進(jìn)一步窄化了下邊框，即圖2D中布線高度E2小于圖2A中的布線高度El，也因此圖2D中左側(cè)的自定義集成電路芯片20和右側(cè)的自定義集成電路芯片20的中心線所在的直線L2與圖2A中的直線LI不同，直線L2與直線LI相比，更靠近下邊框200的上邊沿，或者更靠近顯示器的顯示屏。
[0049]綜上所述，本公開實(shí)施例提供的顯示器的窄邊框，通過將邊框中標(biāo)準(zhǔn)集成電路芯片替換為至少兩個橫向并排排布的集成電路芯片；由于并排排布的集成電路芯片的總寬度大于標(biāo)準(zhǔn)集成電路芯片的寬度，從而使得像素數(shù)據(jù)線和行控制邏輯線在走線時所能夠占用的寬度變寬，從而可以減少對高度的占用，因此解決了相關(guān)技術(shù)中邊框較寬的問題；達(dá)到了可以使顯示器邊框窄化的效果。
[0050]在一種可選的實(shí)現(xiàn)方式中，為了盡可能的縮小自定義集成電路芯片的寬度對顯示器下邊框?qū)挾鹊恼加茫赃M(jìn)一步窄化顯示器的下邊框，在設(shè)計顯示器的下邊框時，還可以將自定義集成電路芯片的排布方向設(shè)置為第二種排布方式，第二種排布方式為:將自定義集成電路芯片垂直于顯示屏所在的面進(jìn)行設(shè)置。也即自定義集成電路芯片的排布相同，且自定義集成電路芯片的寬度對顯示器下邊框的厚度進(jìn)行占用，而自定義集成電路芯片的厚度對顯示器下邊框的寬度進(jìn)行占用。也就是說，各個自定義集成電路芯片的寬和高形成的面均位于同一個平面上，且每個自定義集成電路芯片的寬和高形成的面與窄邊框所在面垂直。
[0051]請參見圖3A所示，其是根據(jù)另一示例性實(shí)施例示出的一種顯示器中窄邊框的正面示意圖，圖3A中顯示器下邊框200中設(shè)置的自定義集成電路芯片20仍舊橫向排布在同一條直線L3上，且各個自定義集成電路芯片20垂直于顯示屏所在的面進(jìn)行設(shè)置，也即自定義集成電路芯片20與圖1中的基準(zhǔn)集成電路芯片10成90°設(shè)置。由于自定義集成電路芯片20的厚度H遠(yuǎn)小于自定義集成電路芯片20的寬度(即圖2A中的寬度F)，因此可以窄化顯示器的下邊框。為了更容易展示圖3A與圖2A的區(qū)別，請進(jìn)一步參見圖3B所示，其是根據(jù)一示例性實(shí)施例示出的圖3A所示窄邊框放大后的側(cè)剖面示意圖。在圖3B中，自定義集成電路芯片20的厚度H占用下邊框200的高度，自定義集成電路芯片20的高度F占用下邊框200的厚度，結(jié)合圖3B和圖2C可知，自定義集成電路芯片20的厚度H遠(yuǎn)小于自定義集成電路芯片20的高度F，因此可以減少自定義集成電路芯片20對下邊框200高度的占用，窄化了顯示器的下邊框。
[0052]同樣的，在根據(jù)圖3A所示對自定義集成電路芯片20進(jìn)行排布時，為了進(jìn)一步地窄化下邊框，還可以將與自定義集成電路連接的各條像素數(shù)據(jù)線和行控制邏輯線按照兩層或兩層以上的排布方式與顯示屏上的對應(yīng)端口連接。
[0053]在圖3A中，與自定義集成電路連接的各條像素數(shù)據(jù)線和行控制邏輯線是按照一層以上的排布方式與顯示屏上的對應(yīng)端口連接，也即，所有像素數(shù)據(jù)線和行控制邏輯線均位于同一層面上。而由于像素數(shù)據(jù)線的