二十七晶體管、第二十八晶體管、第三十二晶體管和第三十三晶體管均是N溝道場效應(yīng)晶體管；
[0055]所述第一電阻的尺寸與第二電阻的尺寸相等；
[0056]所述第二十五晶體管的柵極與所述第二十一晶體管的柵極相連，所述第二十五晶體管的源極與所述電源相連，所述第二十五晶體管的漏極與所述第一電阻的第一端和所述第二十七晶體管的漏極相連；
[0057]所述第二十六晶體管的柵極與所述第二十二晶體管的柵極相連，所述第二十六晶體管的源極與所述電源相連，所述第二十六晶體管的漏極與所述第二電阻的第一端和所述第二十八晶體管的漏極相連；
[0058]所述第二十七晶體管的柵極與所述第二十八晶體管的柵極和第四輸入偏置電壓相連，所述第二十七晶體管的源極接地；
[0059]所述第二十八晶體管的源極接地；
[0060]所述第二十九晶體管的柵極與第三尾電流偏置電壓相連，所述第二十九晶體管的源極與所述電源相連，所述第二十九晶體管的漏極與所述第三十晶體管的源極和第三十一晶體管的源極相連；
[0061]所述第三十晶體管的柵極與所述第一電阻的第二端和所述第二電阻的第二端相連，所述第三十晶體管的漏極與所述第三十二晶體管的漏極、柵極和第三十三晶體管的柵極相連；
[0062]所述第三十一晶體管的柵極與第一參考電壓相連，所述第三十一晶體管的漏極與所述第二十晶體管的柵極和第三十三晶體管的漏極相連；
[0063]所述第三十二晶體管的源極接地；
[0064]所述第三十三晶體管的源極接地。
[0065]可選的，所述全差分軌至軌運(yùn)算放大器還包括:第二級共模反饋電路；
[0066]所述第二級共模反饋電路包括:第三十四晶體管、第三十五晶體管、第三十六晶體管、第三十七晶體管、第三十八晶體管、第三十九晶體管、第四十晶體管、第四十一晶體管、第四十二晶體管、第三電阻和第四電阻；
[0067]其中，所述第三十四晶體管、第三十五晶體管、第三十六晶體管、第三十七晶體管、第三十八晶體管、第三十九晶體管和第四十晶體管均是P溝道場效應(yīng)晶體管；
[0068]第四十一晶體管和第四十二晶體管均是N溝道場效應(yīng)晶體管；
[0069]所述第三電阻的尺寸與第四電阻的尺寸相等；
[0070]所述第三十四晶體管的柵極與所述第三十五晶體管的柵極和第五輸入偏置電壓相連，所述第三十四晶體管的源極與所述電源相連，所述第三十四晶體管的漏極與所述第三電阻的第一端和所述第三十六晶體管的漏極相連；
[0071]所述第三十五晶體管的源極與所述電源相連，所述第三十五晶體管的漏極與所述第四電阻的第一端和所述第三十七晶體管的漏極相連；
[0072]所述第三十六晶體管的柵極接地，所述第三十六晶體管的襯底與所述第二十一晶體管的漏極相連，所述第三十六晶體管的源極接地；
[0073]所述第三十七晶體管的柵極接地，所述第三十七晶體管的襯底與所述第二十二晶體管的漏極相連，所述第三十七晶體管的源極接地；
[0074]所述第三十八晶體管的柵極與所述第四尾電流偏置電壓相連，所述第三十八晶體管的源極與所述電源相連，所述第三十八晶體管的漏極與所述第三十九晶體管的源極和第四十晶體管的源極相連；
[0075]所述第三十九晶體管的柵極與所述第三電阻的第二端和第四電阻的第二端相連，所述第三十九晶體管的漏極與所述第四十一晶體管的柵極、漏極和第四十二晶體管的柵極相連；
[0076]所述第四十晶體管的柵極與第二參考電壓相連，所述第四十晶體管的漏極與所述第二十四晶體管的柵極、第四十二晶體管的漏極相連；
[0077]所述第四十一晶體管的源極接地；
[0078]所述第四十二晶體管的源極接地。
[0079]本發(fā)明實(shí)施例的有益效果至少包括:本發(fā)明實(shí)施例提供的全差分軌至軌運(yùn)算放大器通過第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管來構(gòu)成輸入級電路，實(shí)現(xiàn)輸入共模范圍軌至軌均能正常工作，不受輸入共模電平的限制，第二級共模反饋電路輸入端利用襯底驅(qū)動方式，極大擴(kuò)展了第二級共模反饋電路的輸入共模范圍同時也延展了全差分軌至軌運(yùn)算放大器的輸出擺幅。本發(fā)明實(shí)施例與傳統(tǒng)的折疊共源共柵放大器相比較，擁有軌至軌的輸入共模電平和極寬的輸出擺幅，同時也具有很高的直流開環(huán)增益。
【附圖說明】
[0080]圖1表示本發(fā)明實(shí)施例全差分軌至軌運(yùn)算放大器的電路結(jié)構(gòu)圖之一；
[0081]圖2表示本發(fā)明實(shí)施例全差分軌至軌運(yùn)算放大器的電路結(jié)構(gòu)圖之二 ；
[0082]圖3表示本發(fā)明實(shí)施例全差分軌至軌運(yùn)算放大器的電路結(jié)構(gòu)圖之三；
[0083]圖4表示本發(fā)明實(shí)施例全差分軌至軌運(yùn)算放大器的電路結(jié)構(gòu)圖之四。
【具體實(shí)施方式】
[0084]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述。
[0085]如圖1所示，為本發(fā)明實(shí)施例提供的全差分軌至軌運(yùn)算放大器的電路結(jié)構(gòu)圖，該全差分軌至軌運(yùn)算放大器包括:輸入級電路11、第一級放大電路12和第二級放大電路13，其中，輸入級電路11包括:第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第^^一晶體管MlI和第十二晶體管M12，其中，第一晶體管Ml、第四晶體管M4、第五晶體管M5、第七晶體管M7、第八晶體管M8和第十二晶體管M12均是P溝道場效應(yīng)晶體管，第二晶體管M2、第三晶體管M3、第六晶體管M6、第九晶體管M9、第十晶體管MlO和第十一晶體管Mll均是N溝道場效應(yīng)晶體管。
[0086]第一晶體管Ml的柵極與第一尾電流偏置電壓(VSSl)相連，第一晶體管Ml的源極與電源VDD相連，第一晶體管Ml的漏極與第四晶體管M4的源極、第五晶體管M5的源極、第七晶體管M7的漏極和第十二晶體管M12的源極相連；第二晶體管M2的柵極與第四晶體管M4的柵極相連，并且為全差分軌至軌運(yùn)算放大器的正輸入端，第二晶體管M2的源極與第三晶體管M3的源極、第六晶體管M6的漏極、第九晶體管M9的源極和第十晶體管MlO的漏極相連；第三晶體管M3的柵極與第五晶體管M5的柵極相連，并且為全差分軌至軌運(yùn)算放大器的負(fù)輸入端；第六晶體管M6的柵極與第二尾電流偏置電壓相連，第六晶體管M6的源極接地；第七晶體管M7的柵極與第八晶體管M8的柵極、漏極和第九晶體管M9的漏極相連；第七晶體管M7的源極與電源VDD相連；第八晶體管的源極與電源VDD相連；第九晶體管M9的柵極與P管開啟電壓VPO相連；第十晶體管MlO的柵極與第十一晶體管Mll的柵極、漏極和第十二晶體管的漏極相連，第十晶體管MlO的源極接地；第^^一晶體管Mll的源極接地；第十二晶體管M12的柵極與N管開啟電壓VNO相連。
[0087]輸入信號從第二晶體管M2、第三晶體管M3、第四晶體管M4和第五晶體管M5的柵極輸入，當(dāng)該輸入信號的共模電壓電壓值介于提供P管開啟電壓VPO的第一電壓源的電壓值和提供N管開啟電壓VNO的第二電壓源的電壓值時，第二晶體管M2、第三晶體管M3、第四晶體管M4、和第五晶體管M5導(dǎo)通，第九晶體管M9和第十晶體管MlO截止，為雙管導(dǎo)通模式；當(dāng)該輸入信號的共模電壓電壓值小于或者等于提供P管開啟電壓VPO的第一電壓源的電壓值時，第四晶體管M4、第五晶體管M5和第九晶體管M9導(dǎo)通，第二晶體管M2、第三晶體管M3和第十二晶體管M12截止，為單管導(dǎo)通模式；當(dāng)該輸入信號的共模電壓電壓值大于或者等于提供N管開啟電壓VNO的第二電壓源的電壓值時，第二晶體管M2、第三晶體管M3和第十二晶體管M12導(dǎo)通，第四晶體管M4、第五晶體管M5和第九晶體管M9截止，，為單管導(dǎo)通模式，因為第七晶體管M7的尺寸為第八晶體管M8尺寸的2-4倍，第十晶體管MlO的尺寸為第十一晶體管Mll尺寸的2-4倍，較佳的，第七晶體管M7的尺寸為第八晶體管M8尺寸的3倍，第十晶體管MlO的尺寸為第十一晶體管Mll尺寸的3倍，所以單管導(dǎo)通模式下，流過第二晶體管M2、第三晶體管M3、第四晶體管M4和第五晶體管M5中導(dǎo)通晶體管的電流為雙管導(dǎo)通模式下流過第二晶體管M2、第三晶體管M3、第四晶體管M4和第五晶體管M5中導(dǎo)通晶體管的電流的四倍，因為單管導(dǎo)通模式下，共模輸入信號只流經(jīng)第