一種信號處理模塊及其制作方法
【技術(shù)領(lǐng)域】
[0001] 本申請涉及電子電路技術(shù)中的信號處理技術(shù)領(lǐng)域，具體涉及一種信號處理模塊及 其制作方法。
【背景技術(shù)】
[0002] 現(xiàn)有技術(shù)中，大部分信號處理電路采用分立元器件搭建完成，即在同一平面硬質(zhì) 板上完成所需功能電路的實現(xiàn)。這樣在使用中多少會遇到：電路所占空間區(qū)域大，不符合小 型化要求；同一功能電路通用性不強，不便移植使用；易受外界干擾穩(wěn)定性不強；電路應(yīng)用 環(huán)境（商業(yè)級、工業(yè)級、軍用級、宇航級）對元器件選型有不同的要求，會出現(xiàn)難以選到合適 的集成芯片完成電路搭建。

【發(fā)明內(nèi)容】

[0003] 有鑒于此，本發(fā)明實施例的主要目的在于提供一種信號處理模塊的制作方法，利 用此方法制作出的信號處理模塊占用空間區(qū)域小，穩(wěn)定性高。
[0004] 本發(fā)明實施例是這樣實現(xiàn)的，一種信號處理模塊的制作方法，包括：
[0005] 選擇各功能裸芯片和電子元器件，所述各功能裸芯片包括構(gòu)成信號處理模塊電路 中的各功能裸芯片；制作高硬度PCB基板；將所述各功能裸芯片和電子元器件邦定在所述 高硬度PCB基板上，形成PCB電路；集成一引線框架連接在所述PCB電路上并進行灌封形成 信號處理模塊。
[0006] 進一步地，所述方法還進一步包括：使用精密切割機按照模塊設(shè)計尺寸要求將聚 合成型的毛坯切割成型。
[0007] 進一步地，所述方法還進一步包括：對表面進行金屬化處理，所述金屬采用鍍鎳或 者鍍金的方式。
[0008] 進一步地，所述方法還進一步包括：根據(jù)疊層間的連接要求，設(shè)計并完成激光雕， 激光雕刻機按照激光雕刻圖準確無誤的刻繪出表面線路互連，實現(xiàn)信號處理模塊各層線路 間的互連。
[0009] 進一步地，所述方法還進一步包括：對所述信號處理模塊進行激光打標、功能測 試、環(huán)境測試、三防保護和成品檢驗。
[0010] 進一步地，所述集成一引線框架連接在所述PCB電路上并進行灌封形成信號處理 模塊進一步包括一疊裝工藝，所述疊裝工藝將引線框架、墊高板、PCB電路采用垂直疊裝的 方式疊裝在一起。
[0011] 進一步地，在疊裝工藝之后利用環(huán)氧樹脂灌封并壓膜成型。
[0012] 進一步地，所述各功能裸芯片包括：譯碼裸芯片、差分運放裸芯片、采樣電路裸芯 片、模擬開關(guān)裸芯片。
[0013] 根據(jù)本發(fā)明實施例的另外一方面，本發(fā)明實施例還提供一種信號處理模塊，包括： 各功能裸芯片和電子元器件，所述各功能裸芯片包括構(gòu)成信號處理模塊電路中的各功能裸 芯片；高硬度PCB基板，包括PCB功能板和底板；所述各功能裸芯片和電子元器件邦定及焊 接在所述高硬度PCB基板上，形成PCB電路；
[0014]引線框架連接在所述底板上；所述引線框架、PCB功能板和底板自下而上的采用 垂直疊裝的方式疊裝在一起，疊裝縫隙通過環(huán)氧樹脂灌封。
[0015] 進一步地，所述引線框架還包括一管腳，用于與外部電路相連。
[0016] 根據(jù)上述技術(shù)方案，本發(fā)明實施例具有如下效果：采用疊層型立體封裝技術(shù)，選用 裸芯片直接邦定在基板（PCB硬質(zhì)板）上完成電路功能，然后集成引線框架通過在三維立體 空間內(nèi)進行堆疊，經(jīng)過灌膠、切割、表面金屬化、激光雕刻等工藝，最終形成CQFP220封裝形 式具備體積小、穩(wěn)定可靠、通用性強便移植的模塊。
【附圖說明】
[0017] 通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它 特征、目的和優(yōu)點將會變得更明顯：
[0018] 圖1示出了本申請?zhí)峁┑囊环N信號處理模塊的制作方法一種實施例的流程圖；
[0019] 圖2示出了本申請?zhí)峁┑囊环N信號處理模塊的制作方法另一實施例的流程圖；
[0020] 圖3示出了本申請?zhí)峁┑男盘柼幚砟K內(nèi)部結(jié)構(gòu)圖；
[0021] 圖4示出了本申請?zhí)峁┑男盘柼幚砟K內(nèi)部電路圖；
[0022] 圖5示出了本申請?zhí)峁┬盘柼幚砟K封裝結(jié)構(gòu)尺寸圖。
【具體實施方式】
[0023] 下面結(jié)合附圖和實施例對本申請作進一步的詳細說明?？梢岳斫獾氖牵颂幩?述的具體實施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了 便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。
[0024] 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結(jié)合實施例來詳細說明本申請。
[0025] 如圖1所示，一種信號處理模塊的制作方法，包括：
[0026] S101，選擇各功能裸芯片和電子元器件，所述各功能裸芯片包括構(gòu)成信號處理模 塊電路中的各個功能裸芯片；
[0027] S102,制作高硬度PCB基板；
[0028] S103,將所述各功能裸芯片和電子元器件邦定在所述高硬度PCB基板上，形成PCB 電路；
[0029] S104, 一引線框架連接在所述PCB電路上并進行灌封形成信號處理模塊。
[0030] 總體來說，本方案采用疊層型立體封裝技術(shù)，選用裸芯片直接邦定在基板（PCB硬 質(zhì)板）上完成電路功能，然后集成引線框架通過在三維立體空間內(nèi)進行堆疊，經(jīng)過灌膠、切 害J、表面金屬化、激光雕刻等工藝，最終形成CQFP220封裝形式具備體積小、穩(wěn)定可靠、通用 性強便移植的模塊。
[0031] 信號處理電路部分采用裸芯片，這樣能直接減少電路部分占用的基板PCB的面 積，同時裸芯片能滿足在不同環(huán)境，如商業(yè)級、工業(yè)級、軍用級、宇航級下的應(yīng)用要求。采用 立體封裝技術(shù)，在三維空間內(nèi)進行堆疊、灌封、切割、表面金屬化、連線雕刻等工藝技術(shù)，最 終形成一個信號處理模塊。
[0032] 下面根據(jù)圖2進一步地對上述進行說明：
[0033] 1)準備工作：將疊裝需要的材料：元器件、引線框架、引線橋、墊高板、疊層PCB板、 環(huán)氧樹脂等材料準備好。把電子元器件按照BOM材料表電裝到各層的疊層PCB板上面，以 備測試和疊裝。
[0034] 2)單板電裝：將電子元器件、PGA針、引線橋按照設(shè)計圖裝配到PCB板上。
[0035]3)單板功能和環(huán)境測試：利用測試系統(tǒng)對單板（疊層板）進行功能和環(huán)境測試。
[0036] 4)各疊層板聯(lián)調(diào)測試：在模塊疊裝前，把模塊內(nèi)所有疊層進行聯(lián)調(diào)，確保能實現(xiàn) 完整的系統(tǒng)功能。
[0037] 5)疊裝成型：疊裝工藝將引線框架、PCB、墊高板、疊層PCB板等采用垂直疊裝