一種任意波形發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及測試測量領(lǐng)域，特別涉及一種任意波形發(fā)生器。
【背景技術(shù)】
[0002]信號發(fā)生器作為一種信號源，因其能夠產(chǎn)生不同頻率、不同幅度的規(guī)則或者不規(guī)貝U的波形，在電子系統(tǒng)的測量、校驗(yàn)及維護(hù)中得到了廣泛的應(yīng)用。隨著電子芯片集成化的發(fā)展，基于可編程邏輯陣列(FPGA)技術(shù)的信號發(fā)生器具備了豐富的功能，集函數(shù)發(fā)生器、任意波形發(fā)生器、脈沖發(fā)生器、諧波發(fā)生器、模擬/數(shù)字調(diào)制器、掃頻發(fā)生器、猝發(fā)信號發(fā)生器等功能于一身。
[0003]其中，任意波形發(fā)生器用于滿足任意波形的信號發(fā)生需求。參考圖1，是現(xiàn)有技術(shù)中任意波形發(fā)生器I的結(jié)構(gòu)圖。時(shí)鐘模塊101給其它模塊提供頻率為Fs的工作時(shí)鐘，在每個(gè)時(shí)鐘周期中，內(nèi)存地址控制單元102從波形存儲器103中讀出一個(gè)波形樣點(diǎn)，送給數(shù)模轉(zhuǎn)換單元(DAC) 104完成數(shù)模轉(zhuǎn)換并輸出模擬波形。
[0004]由于動態(tài)隨機(jī)存儲器(DRAM)與靜態(tài)隨機(jī)存儲器(SRAM)相比，結(jié)構(gòu)簡單，集成度、生成成本以及體積、容量等都具有優(yōu)勢，現(xiàn)有的波形存儲器103多采用DRAM存儲器來實(shí)現(xiàn)。但對于DRAM存儲器，由于其內(nèi)部結(jié)構(gòu)是矩陣式的，類似一棟公寓樓，訪問某個(gè)房間(地址單元)的流程為:先找到公寓樓的某個(gè)單元(Bank地址)，再找到該單元的某個(gè)樓層(ROW地址)，最后訪問該樓層的某個(gè)房間(COLUMN地址)，在單元、樓層、房間的訪問過程中，還需要一定的等待時(shí)間(Ν0Ρ時(shí)間)。所以，如果要訪問不同樓層的不同房間，會額外消耗時(shí)間，也就導(dǎo)致DRAM存儲器帶寬利用率較低。也就是說如果內(nèi)存地址控制單元102所產(chǎn)生的讀地址不是單調(diào)遞增或者單調(diào)遞減時(shí)，帶寬利用率會急劇下降(極端情況下小于10%)。
[0005]另外，現(xiàn)有技術(shù)中輸出波形的頻率完全取決于時(shí)鐘頻率Fs和波形存儲器103中的波形樣點(diǎn)數(shù)量。設(shè)波形樣點(diǎn)數(shù)量為Len，則輸出波形頻率為:Fs/Len。所以如果想要改變波形的采樣率，則需要通過修改時(shí)鐘源頻率或者波形長度來改變，前者需要重新配置時(shí)鐘源內(nèi)的鎖相環(huán)，后者需要花費(fèi)較長時(shí)間重新寫入波形文件。而且在重置鎖相環(huán)時(shí)會產(chǎn)生以下問題:1、鎖相環(huán)的輸出頻率與參考時(shí)鐘(固定頻率的)之間的比值為M*N/Q，Μ、N、Q為整數(shù)，且取值范圍有限，比值M*N/Q的精度較差，所以現(xiàn)有技術(shù)的采樣率的頻率分辨率較差；2、鎖相環(huán)內(nèi)部的壓控振蕩器(VCO)的頻率范圍是有限的，并且，在鎖相環(huán)外圍輔助元件參數(shù)固定的情況下，其輸出頻率的范圍(最低頻率、最高頻率)也很有限，所以導(dǎo)致采樣率的頻率范圍是受限的。
[0006]終上所述，現(xiàn)有技術(shù)中缺乏一種可以充分利用DRAM存儲器的帶寬，以及可以方便地改變輸出波形的采樣率，并且采樣率的頻率分辨率較好、頻率范圍不受限的任意波形發(fā)生器。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種既可以提高DRAM存儲器的帶寬利用率，又方便修改波形的采樣率、提高采樣率的分辨率和頻率范圍的任意波形發(fā)生器。
[0008]本發(fā)明提出了一種任意波形發(fā)生器，包括時(shí)鐘單元、DRAM波形存儲器、控制單元、波形產(chǎn)生單元和數(shù)模轉(zhuǎn)換單元，所述的時(shí)鐘單元用于產(chǎn)生頻率為F的系統(tǒng)時(shí)鐘；所述的DRAM存儲器用于存儲波形數(shù)據(jù)，所述的控制單元用于接收采樣率S，所述的波形產(chǎn)生單元用于根據(jù)波形數(shù)據(jù)產(chǎn)生數(shù)字波形，所述的數(shù)模轉(zhuǎn)換單元用于將數(shù)字波形轉(zhuǎn)換成模擬波形后輸出，所述的波形產(chǎn)生單元包括預(yù)讀取累加器、DRAM控制器、FIFO存儲器和相位累加器，所述的預(yù)讀取累加器用于產(chǎn)生預(yù)讀取累加值；所述的DRAM控制器用于根據(jù)所述的預(yù)讀取累加值從DRAM存儲器中取出波形數(shù)據(jù)；所述的相位累加器用于根據(jù)所述的采樣率產(chǎn)生FIFO讀使能信號，所述的FIFO存儲器用于存儲所述的波形數(shù)據(jù)，并根據(jù)所述的FIFO讀使能信號將所述的波形數(shù)據(jù)送給所述的數(shù)模轉(zhuǎn)換單元。
[0009]在本發(fā)明所述的任意波形發(fā)生器中，所述的控制單元還可以用于根據(jù)所述采樣率S產(chǎn)生采樣率控制字C，C=S*2n/F，N為相位累加器的數(shù)據(jù)位寬。
[0010]在本發(fā)明所述的任意波形發(fā)生器中，所述的FIFO存儲器還可以用于產(chǎn)生一個(gè)累加使能信號，所述的預(yù)讀取累加器還用于在所述的累加使能信號為高電平時(shí)，停止產(chǎn)生預(yù)讀取累加值，并保持當(dāng)前累加值；在所述的累加使能信號為低電平時(shí)，繼續(xù)產(chǎn)生預(yù)讀取累加值。
[0011]在本發(fā)明所述的任意波形發(fā)生器中，還可以在所述的累加使能信號為高電平時(shí)，則FIFO存儲器的剩余空間少于所述的DRAM存儲器的列的寬度的2k倍，K為整數(shù)，當(dāng)所述的累加使能信號為低電平時(shí)，則FIFO存儲器的剩余空間多于所述的DRAM存儲器的列的寬度的2k倍，K為整數(shù)。
[0012]在本發(fā)明所述的任意波形發(fā)生器中，所述的控制單元還可以用于接收波形長度，當(dāng)所述的預(yù)讀取累加器產(chǎn)生的預(yù)讀取累加值等于波形長度時(shí)，預(yù)讀取累加值置O。
[0013]在本發(fā)明所述的任意波形發(fā)生器中，所述的相位累加器還可以以采樣率控制字為步進(jìn)產(chǎn)生相位累加值，并在相位累加值大于2N-1時(shí)，發(fā)出所述的FIFO讀使能信號給FIFO存儲器，并從溢出值繼續(xù)累加，N為相位累加器的數(shù)據(jù)位寬。
[0014]在本發(fā)明所述的任意波形發(fā)生器中，所述的控制單元還可以用于接收波形文件，所述的DRAM控制器用于將所述的波形文件存儲到DRAM存儲器中。
[0015]在本發(fā)明所述的任意波形發(fā)生器中，所述的波形產(chǎn)生單元還可以由FPGA器件構(gòu)成。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明所述的任意波形發(fā)生器的預(yù)讀取累加器在FIFO存儲器尚有足夠空間時(shí)，產(chǎn)生一段單調(diào)遞增的預(yù)讀取累加值給DRAM控制器，DRAM控制器以此作為讀地址從DRAM中讀出波形數(shù)據(jù)存入到FIFO存儲器中，相位累加器按照控制單元所設(shè)置的采樣率從FIFO存儲器中讀出波形數(shù)據(jù)輸出給數(shù)模轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器將數(shù)字波形轉(zhuǎn)換成模擬波形后輸出，由于采取了上述預(yù)讀取的機(jī)制，提高了 DRAM存儲器的帶寬利用率，并且相位累加器較大的數(shù)據(jù)位寬也提高了采樣率的頻率分辨率,修改輸出波形的采樣率也較為方便，采樣率的頻率范圍也不再受限于鎖相環(huán)的帶寬范圍。
【附圖說明】
[0017]圖1是現(xiàn)有技術(shù)中任意波形發(fā)生器I的結(jié)構(gòu)示意圖。
[0018]圖2是本發(fā)明實(shí)施例中的任意波形發(fā)生器2的結(jié)構(gòu)示意圖。
[0019]圖3是本發(fā)明實(shí)施例中的任意波形發(fā)生器2的工作流程圖。
【具體實(shí)施方式】
[0020]下面結(jié)合附圖介紹本發(fā)明的較佳實(shí)施例。
[0021]參考圖2，本實(shí)施例中的任意波形發(fā)生器，包括時(shí)鐘單元201、控制單元202、DRAM存儲器203、數(shù)模轉(zhuǎn)換單元204和波形產(chǎn)生單元205。
[0022]在本實(shí)施例中，時(shí)鐘單元201用于產(chǎn)生頻率為F的系統(tǒng)時(shí)鐘210 ;為任意波形發(fā)生器2中的各組成單元提供工作時(shí)鐘。
[0023]作為舉例說明，時(shí)鐘單元201可以采用現(xiàn)有技術(shù)中的鎖相環(huán)結(jié)構(gòu)。
[0024]在本實(shí)施例中，控制單元202用于接收采樣率S，并且控制單元202還包括以下功能:用于實(shí)現(xiàn)任意波形發(fā)生器2的系統(tǒng)控制功能，用于連接外部測量儀器、網(wǎng)絡(luò)或電腦的接口功能，以及用于人機(jī)交互的參數(shù)輸入、系統(tǒng)配置等功能。在本實(shí)施例中，用戶可以實(shí)際的測量需要，通過用于人機(jī)交互的顯示屏幕軟鍵盤或者任意波形發(fā)生器面板上的硬鍵盤輸入波形的采樣率S。
[0025]作為舉例說明，本實(shí)施例中的控制單元202可以由DSP、ARM或FPGA等器件構(gòu)成。
[0026]在本實(shí)施例中，DRAM存儲器203用于存儲波形數(shù)據(jù)211，