[0038]本申請發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)為了滿足第一反相器電路I對第二電壓VDD2的輸入需要，會將組成第一反相器電路I的MOS管設(shè)置為與第二反相器電路2相同的MOS管，即第一PMOS管MPl和第一 NMOS管麗I也至少具有與第二電壓VDD2相等的耐壓值。但是，這樣的信號接收電路信號延遲時間較長，信號的上升沿很緩慢。
[0039]針對現(xiàn)有技術(shù)存在的問題，本申請發(fā)明人對現(xiàn)有信號接收電路進行了研究，發(fā)現(xiàn)僅根據(jù)第二電壓VDD2來選擇第一 PMOS管MPl和第一 WOS管麗I的尺寸存在缺陷。
[0040]具體的，將MOS管的柵極到襯底的方向稱之為橫向，MOS管的源極到漏極的方向稱之為縱向，MOS管的耐壓性應(yīng)當與橫向耐壓性和縱向耐壓性都相關(guān)。MOS管的橫向耐壓性與MOS管的柵極和襯底的電壓差值和柵氧化層厚度相關(guān)，MOS管的縱向耐壓性與MOS管的源極和漏極的電壓差值和溝道的長度相關(guān)。因此，現(xiàn)有技術(shù)將組成第一反相器電路I的MOS管設(shè)置為與第二反相器電路2相同的MOS管時，未考慮MOS管的縱向耐壓性，使得現(xiàn)有技術(shù)中組成第一反相器電路I的MOS管的溝道長度遠大于其實際需要的溝道長度。在MOS管的寄生電容相等的情況下，溝道長度越大，電流驅(qū)動能力越弱，從而導致信號上升沿緩慢，信號延遲時間較長。
[0041 ] 鑒于上述結(jié)論，本實施例提供的第一 PMOS管MPl和第一 NMOS管麗I柵氧化層厚度與第二 PMOS管MP2和第二 NMOS管MN2的柵氧化層厚度相等，從而滿足橫向耐壓性需要，即至少具有與第二電壓VDD2相等的橫向耐壓值。第一 PMOS管MPl和第一 NMOS管麗I的溝道長度根據(jù)第一 PMOS管MPl源極的第一電壓VDDl來確定。由于第一電壓VDDl小于第二電壓，所以第一 PMOS管MPl和第一 NMOS管麗I的溝道長度小于所述第二 PMOS管MP2和第二NMOS管麗2的溝道長度。在MOS管的寄生電容相等的情況下，本實施例采用的第一 PMOS管MPl和第一 NMOS管MNl的溝道長度變小，電流驅(qū)動能力變大，導致信號上升沿變快，信號延遲時間變短。
[0042]如圖3所示，本實施例所述的信號接收電路還可以包括:第三反相器電路3。
[0043]所述第三反相器電路3可以包括:第三PMOS管MP3和第三NMOS管麗3。所述第三PMOS管MP3的柵極連接所述第三NMOS管麗3的柵極和所述第一反相器電路I的輸出端OUTl，所述第三PMOS管MP3的漏極連接所述第三NMOS管麗3的漏極。
[0044]所述第三PMOS管MP3的襯底可以連接所述第三PMOS管MP3的源極，所述第三NMOS管麗3的襯底連接所述第三NMOS管麗3的源極。
[0045]所述第三PMOS管MP3的源極適于輸入第三電壓VDD3，所述第三NMOS管麗3的源極接地GND，所述第三電壓VDD3的電壓值等于所述第一電壓VDDl的電壓值。
[0046]所述第三PMOS管MP3和第三NMOS管麗3的柵氧化層厚度相等，所述第三PMOS管MP3的柵氧化層厚度小于所述第一 PMOS管MPl的柵氧化層厚度。所述第三PMOS管MP3和第三NMOS管麗3的溝道長度均小于或等于所述第一 PMOS管MPl的溝道長度，所述第三PMOS管MP3和第三NMOS管麗3的溝道長度均小于或等于所述第一 NMOS管麗I的溝道長度。
[0047]在本實施例中，第一反相器電路I可以將第二反相器電路2輸出的信號的電壓降低，第三反相器電路3則起到將電壓降低后的信號傳輸?shù)淖饔谩?br>[0048]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【主權(quán)項】
1.一種信號接收電路，其特征在于，包括:第一反相器電路和第二反相器電路； 所述第一反相器電路包括:第一 PMOS管和第一 NMOS管； 所述第一 PMOS管的柵極連接所述第一 NMOS管的柵極并作為所述第一反相器電路的輸入端，所述第一 PMOS管的漏極連接所述第一 NMOS管的漏極并作為所述第一反相器電路的輸出端，所述第一 PMOS管的源極適于輸入第一電壓，所述第一 NMOS管的源極接地； 所述第二反相器電路包括:第二 PMOS管和第二 NMOS管； 所述第二 PMOS管的柵極連接所述第二 NMOS管的柵極，所述第二 PMOS管的漏極連接所述第二 NMOS管的漏極和所述第一反相器電路的輸入端，所述第二 PMOS管的源極適于輸入第二電壓，所述第二電壓的電壓值大于所述第一電壓的電壓值，所述第二 NMOS管的源極接地； 所述第一 PMOS管、第一 NMOS管、第二 PMOS管和第二 NMOS管的柵氧化層厚度相等，所述第一 PMOS管和第一 NMOS管的溝道長度均小于所述第二 PMOS管的溝道長度，所述第一 PMOS管和第一 NMOS管的溝道長度均小于所述第二 NMOS管的溝道長度。
2.如權(quán)利要求1所述的信號接收電路，其特征在于，所述第一PMOS管的襯底連接所述第一 PMOS管的源極，所述第一 NMOS管的襯底連接所述第一 NMOS管的源極。
3.如權(quán)利要求1所述的信號接收電路，其特征在于，所述第二PMOS管的襯底連接所述第二 PMOS管的源極，所述第二 NMOS管的襯底連接所述第二 NMOS管的源極。
4.如權(quán)利要求1所述的信號接收電路，其特征在于，還包括:第三反相器電路； 所述第三反相器電路包括??第三PMOS管和第三NMOS管； 所述第三PMOS管的柵極連接所述第三NMOS管的柵極和所述第一反相器電路的輸出端，所述第三PMOS管的漏極連接所述第三NMOS管的漏極。
5.如權(quán)利要求4所述的信號接收電路，其特征在于，所述第三PMOS管的襯底連接所述第三PMOS管的源極，所述第三NMOS管的襯底連接所述第三NMOS管的源極。
6.如權(quán)利要求4所述的信號接收電路，其特征在于，所述第三PMOS管的源極適于輸入第三電壓，所述第三NMOS管的源極接地，所述第三電壓的電壓值等于所述第一電壓的電壓值。
7.如權(quán)利要求4所述的信號接收電路，其特征在于，所述第三PMOS管和第三NMOS管的柵氧化層厚度相等，所述第三PMOS管的柵氧化層厚度小于所述第一 PMOS管的柵氧化層厚度。
8.如權(quán)利要求7所述的信號接收電路，其特征在于，所述第三PMOS管和第三NMOS管的溝道長度均小于或等于所述第一 PMOS管的溝道長度，所述第三PMOS管和第三NMOS管的溝道長度均小于或等于所述第一 NMOS管的溝道長度。
【專利摘要】一種信號接收電路，其中，所述第一PMOS管的柵極連接所述第一NMOS管的柵極并作為所述第一反相器電路的輸入端，所述第一PMOS管的漏極連接所述第一NMOS管的漏極并作為所述第一反相器電路的輸出端，所述第一PMOS管的源極適于輸入第一電壓，所述第一NMOS管的源極接地；所述第二PMOS管的柵極連接所述第二NMOS管的柵極，所述第二PMOS管的漏極連接所述第二NMOS管的漏極和所述第一反相器電路的輸入端，所述第二PMOS管的源極適于輸入第二電壓，所述第一PMOS管的溝道長度小于所述第二PMOS管的溝道長度。
【IPC分類】H03K19-017
【公開號】CN104753517
【申請?zhí)枴緾N201310745758
【發(fā)明人】莫善岳, 陳捷, 朱愷, 郭之光, 翁文君
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年7月1日
【申請日】2013年12月30日