一種單增益緩沖器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種單增益緩沖器，尤其涉及一種能夠增強電壓轉(zhuǎn)換速率slew rate)的單增益緩沖器。
【背景技術(shù)】
[0002]運算放大器是電路領(lǐng)域中常見的電路器件，其具有正相輸入端(+)、反相輸入端(-)、以及輸出端(OUT),而利用運算放大器可連接成一單增益緩沖器(unity-gainbuffer),或者稱為單增益追隨器(unity-gain follower)。參見圖1A與圖1B,單增益緩沖器10為將運算放大器(OP)的反相輸入端(_)連接輸出端(OUT)構(gòu)成。并且，運算放大器(OP)的正相輸入端(+)為單增益緩沖器10的輸入端(IN)，可接收輸入信號，運算放大器(OP)的輸出端為單增益緩沖器10的輸出端(0UT)，可產(chǎn)生輸出信號。
[0003]所述單增益緩沖器的增益值(Gain)約等于1，亦即輸出端(OUT)的輸出信號等于輸入端(IN)的輸入信號。參見圖1B,如果輸入端(IN)接收一方波(square wave)信號，其于時間t0與tl時信號產(chǎn)生變化。由于輸出端(OUT)無法實時反應輸入端(IN)的變化，因此輸出端(OUT)會在時間點t0開始由接地電壓(GND)逐漸上升至VDD，并且會在時間點tl開始由VDD逐漸下降至接地電壓(GND)。其中，輸出端(OUT)上電壓的上升/下降的斜率即稱為電壓轉(zhuǎn)換速率(slew rate)。
[0004]參見圖2k,將運算放大器20的反相輸入端(_)連接至輸出端(OUT)形成單增益緩沖器。
[0005]并且，運算放大器20中包括主電路22與輸出級(output stage) 26。參見圖2A，主電路22根據(jù)正相輸入端(+)與反相輸入端(_)的關(guān)系產(chǎn)生輸出級控制信號，而輸出級控制信號包括第一控制信號(GP)與第二控制信號(GN)。由于本領(lǐng)域普通技術(shù)人員均清楚的了解主電路32的詳細電路及其動作原理，此處不再贅述。
[0006]通常運算放大器20中的最后一級為輸出級26，其為AB類輸出級(Class-ABoutput stage)。其中,P型晶體管(MPo)的柵極接收第一控制信號(GP),源極連接至一電源電壓(VDD)。N型晶體管(MNo)的柵極接收第二控制信號(GN)，源極連接接地源電壓(GND)，漏極連接P型晶體管(MPo)的漏極，并且用以做為運算放大器20的輸出端(OUT)。
[0007]參見圖2B圖，在0μ s時，輸入端(IN)信號由接地電壓(GND)上升至電源電壓(VDD) ο此時,第一控制信號(GP)由第一穩(wěn)態(tài)電壓(4.85V)快速降至約3.40V。之后,第一控制信號(GP)逐漸上升至第二穩(wěn)態(tài)電壓(4.75V)。同時，第二控制信號(GN)由第三穩(wěn)態(tài)電壓(0.75V)降至約0V。之后，第二控制信號(GN)逐漸上升至第四穩(wěn)態(tài)電壓(0.70V)。由于，P型晶體管(MPo)提供較大的漏極電流(drain current), N型晶體管(MNo)提供較小的漏極電流，所以輸出端(OUT)信號由接地電壓(GND)上升至電源電壓(VDD)。輸出端(OUT)信號變化大約需要5 μ s，所以電壓轉(zhuǎn)換速率約為I (V/μ s)。
[0008]在10 μ s時，輸入端(IN)信號由電源電壓(VDD)下降至接地電壓(GND)。此時，第一控制信號(GP)由第二穩(wěn)態(tài)電壓(4.75V)快速降至約5.0V。之后,第一控制信號(GP)逐漸下降至第一穩(wěn)態(tài)電壓(4.85V)。同時,第二控制信號(GN)由第四穩(wěn)態(tài)電壓(0.70V)上升至約2.20V。之后，第二控制信號(GN)逐漸下降至第三穩(wěn)態(tài)電壓(0.75V)。由于，N型晶體管(MNo)提供較大的漏極電流，P型晶體管(MPo)提供較小的漏極電流，所以輸出端(OUT)信號由電源電壓(VDD)下降至接地電壓(GND)。進一步地，輸出端(OUT)信號變化大約需要4.8 μ S，所以電壓轉(zhuǎn)換速率約為-1.04 (V/ μ s)。
[0009]由于現(xiàn)有的運算放大器20的輸出級26驅(qū)動能力有限。因此，如何有效地提升單增益緩沖器的電壓轉(zhuǎn)換速率成為本發(fā)明亟待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0010]有鑒于此，本發(fā)明提供一種單增益緩沖器，其能夠有效地提升其電壓轉(zhuǎn)換速率。
[0011]本發(fā)明提供一種單增益緩沖器，其特征在于，包括:
[0012]運算放大器，具有正相輸入端作為所述單增益緩沖器的輸入端，具有輸出端作為所述單增益緩沖器的輸出端，以及反相輸入端連接所述單增益緩沖器的輸出端，其中所述運算放大器包括:
[0013]主電路，根據(jù)所述正相輸入端與所述反相輸入端的信號產(chǎn)生第一控制信號與第二控制信號；
[0014]主輸出級，包括第一 P型晶體管，其具有第一柵極接收所述第一控制信號，第一源極連接電源電壓，與第一漏極連接所述運算放大器輸出端；以及第一 N型晶體管，其具有第二柵極接收所述第二控制信號，第二源極連接接地源電壓，與第二漏極連接至該運算放大器輸出端；以及
[0015]輔助輸出級，包括第一電流感應電路用以接收所述第一控制信號，進而產(chǎn)生第一感應電流由所述電源電壓流向第一節(jié)點；第一電流源連接于所述第一節(jié)點與所述接地電壓之間；第一反相器輸入端連接于所述第一節(jié)點；第二 P型晶體管，其具有第三漏極連接所述運算放大器輸出端，與第三柵極接收所述第一控制信號；以及第一開關(guān)單元，具有第一端連接電源電壓，第二端連接所述第二 P型晶體管的第三源極，與控制端連接至該第一反相器輸出端。
[0016]進一步地，本發(fā)明所述第一電流感應電路為第三P型晶體管，其具有第四柵極接收所述第一控制信號，第四源極接收所述電源電壓，與第四漏極連接所述第一節(jié)點。
[0017]進一步地，本發(fā)明所述第一開關(guān)單元為第四P型晶體管，其具有第五柵極連接所述第一反相器輸出端，第五源極接收所述電源電壓，與第五漏極連接所述第二 P型晶體管的該第三源極。
[0018]進一步地，本發(fā)明當該輸入端信號維持在一低電平時，所述第一控制信號維持在第一穩(wěn)態(tài)電壓，以及當所述輸入端的信號維持在高電平時，所述第一控制信號維持在第二穩(wěn)態(tài)電壓；
[0019]當所述輸入端信號由低電平轉(zhuǎn)換至該高電平的轉(zhuǎn)換期間，所述第一控制信號產(chǎn)生一負脈沖，由所述第一穩(wěn)態(tài)電壓產(chǎn)生一電壓降后，上升至所述第二穩(wěn)態(tài)電壓；當所述輸入端信號由高電平轉(zhuǎn)換至該低電平時，所述第一控制信號由第二穩(wěn)態(tài)電壓上升至第一穩(wěn)態(tài)電壓；當所述輸入端信號維持在高電平或者低電平時，所述第一感應電流小于所述第一電流源所供應的電流；當所述輸入端信號由低電平轉(zhuǎn)換至高電平的轉(zhuǎn)換期間，所述第一感應電流大于所述第一電流源的電流。
[0020]進一步地，本發(fā)明所述輔助輸出級，還包括第二電流感應電路，用于接收所述第二控制信號，進而產(chǎn)生第二感應電流由第二節(jié)點流向所述接地電壓；第二電流源連接于所述電源電壓與所述第二節(jié)點之間；第二反相器，其輸入端連接所述第二節(jié)點；第二N型晶體管，其具有第六漏極連接所述運算放大器的輸出端，六柵極接收所述第二控制信號；以及第二開關(guān)單元，具有第三端連接所述接地電壓，第四端連接所述第二 N型晶體管的第六源極，與控制端連接所述第二反相器的輸出端。
[0021]進一步地，本發(fā)明所述第二電流感應電路為第三N型晶體管，其具有第七柵極接收所述第二控制信號，第七源極接收所述接地電壓，與第七漏極連接所述第二節(jié)點。
[0022]進一步地，本發(fā)明所述第二開關(guān)單元為第四N型晶體管，其具有第八柵極連接所述第二反相器輸出端，第八源極接收所述接地電壓，與第八漏極連接所述第二 N型晶體管的該第六源極。
[0023]進一步地，本發(fā)明當所述輸入端信號維持在低電平時，所述第二控制信號維持在第三穩(wěn)態(tài)電壓，以及當所述輸入端的信號維持在高電平時，所述第二控制信號維持在第四穩(wěn)態(tài)電壓；
[0024]當所述輸入端信號由高電平轉(zhuǎn)換至低電平的轉(zhuǎn)換期間，所述第二控制信號產(chǎn)生一正脈波，由所述第四穩(wěn)態(tài)電壓產(chǎn)生一電壓升后，下降至第三穩(wěn)態(tài)電壓；
[0025]當所述輸入端信號由低電平轉(zhuǎn)換至高電平時，所述第二控制信號由第三穩(wěn)態(tài)電壓下降至第四穩(wěn)態(tài)電壓；
[0026]當所述輸入端信號維持在高電平或者低電平時，所述第二感應電流小于第二電流源的電流；
[0027]當所述輸入端信號