信號處理電路與a/d轉(zhuǎn)換器的制造方法
【專利說明】
[0001] 相關(guān)申請的交叉引用
[0002] 本申請基于并要求在2014年1月29日提交的在先日本專利申請第2014-014414 號的優(yōu)先權(quán)，該在先申請的全部內(nèi)容通過引用而并入本文。
技術(shù)領(lǐng)域
[0003] 本文所描述的實施例總體地設(shè)及信號處理電路和A/D轉(zhuǎn)換器。
【背景技術(shù)】
[0004] 流水線型（pipeline)A/D轉(zhuǎn)換器在許多LSI產(chǎn)品被用作能夠?qū)崿F(xiàn)高速度和高分辨 率的體系結(jié)構(gòu)。流水線型A/D轉(zhuǎn)換器通過連接用于執(zhí)行一個位的A/D轉(zhuǎn)換的多個級來配置。 所采樣的模擬信號通過流水線型操作在每個級內(nèi)被逐位地進(jìn)行A/D轉(zhuǎn)換。在傳統(tǒng)上，運算 放大器已經(jīng)被用來在每個級內(nèi)執(zhí)行A/D轉(zhuǎn)換。
[0005] 近年來，人們已經(jīng)提出了一種用于通過在每個級內(nèi)使用比較器代替運算放大器來 降低流水線型A/D轉(zhuǎn)換器的功耗的技術(shù)。但是，在上述使用比較器的傳統(tǒng)技術(shù)中，由于有必 要在用于A/D轉(zhuǎn)換的信號處理電路內(nèi)的每次A/D轉(zhuǎn)換時對電容元件進(jìn)行充電/放電，因而 難W充分降低功耗。

【發(fā)明內(nèi)容】

[0006] 根據(jù)本發(fā)明的一種方式，提供一種信號處理電路，包含：用于通過對其中信號電壓 被疊加于共模電壓上的輸入電壓整流來生成整流電壓的整流器；用于保持電壓的保持器； 用于控制所述保持器W便根據(jù)由所述整流器生成的所述整流電壓來保持電壓的控制器；W 及用于按照預(yù)定的時間間隔將由所述保持器保持的所述電壓設(shè)定為預(yù)定電壓的設(shè)定器。
[0007] 根據(jù)本發(fā)明的另一種方式，提供一種信號處理電路，包含：用于通過對其中信號電 壓被疊加于共模電壓上的第一輸入電壓及第二輸入電壓整流來生成第一整流電壓及第二 整流電壓的差動整流器；用于保持電壓的第一保持器；用于控制所述第一保持器W便根據(jù) 由所述差動整流器生成的所述第一整流電壓來保持電壓的第一控制器；用于保持電壓的第 二保持器；用于控制所述第二保持器W便根據(jù)由所述差動整流器生成的所述第二整流電壓 來保持電壓的第二控制器；W及用于按照預(yù)定的時間間隔將由所述第一保持器及第二保持 器保持的所述電壓設(shè)定為預(yù)定電壓的設(shè)定器。
[000引根據(jù)本發(fā)明的另一種方式，提供一種包含信號處理電路的A/D轉(zhuǎn)換器，該信號處 理電路包含；用于通過對其中信號電壓被疊加于共模電壓上的輸入電壓整流來生成整流電 壓的整流器；用于保持電壓的保持器；用于控制所述保持器W便根據(jù)由所述整流器生成的 所述整流電壓來保持電壓的控制器；W及用于按照預(yù)定的時間間隔將由所述保持器保持的 所述電壓設(shè)定為預(yù)定電壓的設(shè)定器。
【附圖說明】
[0009] 圖1是根據(jù)第一實施例的信號處理電路的框圖；
[0010] 圖2是根據(jù)第一實施例的信號處理電路的一個實例的電路圖；
[0011] 圖3是圖2中的控制器的另一個實例的電路圖；
[0012] 圖4A至4D是根據(jù)第一實施例的信號處理電路的操作的說明圖；
[0013] 圖5A和5B是根據(jù)第一實施例的信號處理電路的操作的說明圖；
[0014] 圖6是傳統(tǒng)信號處理電路的一個實例的電路圖；
[0015] 圖7A和7B是傳統(tǒng)信號處理電路的操作的說明圖；
[0016] 圖8是傳統(tǒng)信號處理電路的操作的說明圖；
[0017] 圖9是根據(jù)第一實施例的信號處理電路的另一個實例的框圖；
[0018] 圖10是根據(jù)第一實施例的信號處理電路的又一個實例的框圖；
[0019] 圖11是圖9中的恢復(fù)器（restorator)的一個實例的電路圖；
[0020] 圖12是根據(jù)第一實施例的信號處理電路的又一個實例的框圖；
[0021] 圖13是根據(jù)第二實施例的信號處理電路的框圖；
[0022] 圖14是根據(jù)第二實施例的信號處理電路的一個實例的電路圖；
[002引圖15是根據(jù)第二實施例的信號處理電路的另一個實例的電路圖擬及
[0024] 圖16是根據(jù)第S實施例的信號處理電路的一個實例的電路圖。
【具體實施方式】
[0025] 現(xiàn)在將參照附圖來解釋實施例。本發(fā)明并不限定于該些實施例。
[0026] 根據(jù)一種實施例的信號處理電路包含整流器、保持器、控制器和設(shè)定器。整流器通 過對其中信號電壓被疊加于共模電壓上的輸入電壓整流來生成整流電壓。保持器保持電 壓。控制器控制保持器，使得保持器根據(jù)由整流器生成的整流電壓來保持電壓。設(shè)定器按 照預(yù)定的時間間隔將由保持器保持的電壓設(shè)定為預(yù)定電壓。
[0027] 信號處理電路和A/D轉(zhuǎn)換器的實施例將在下文參照附圖來描述。
[002引（第一實施例）
[0029] 首先，根據(jù)第一實施例的信號處理電路將參照圖1至12來描述。在此，圖1是根 據(jù)本實施例的信號處理電路的功能配置的框圖。同樣地，圖2是根據(jù)本實施例的信號處理 電路的示例性配置的電路圖。如圖1所示，根據(jù)本實施例的信號處理電路包含用于根據(jù)輸 入電壓V?來生成整流電壓Va的整流器10、用于保持任意電壓的保持器30、用于基于整流 電壓Va來控制由保持器30保持的保持電壓Ve的控制器20、W及用于將保持電壓Ve設(shè)定為 預(yù)定電壓的設(shè)定器40。
[0030] 輸入電壓Vim被輸入到整流器10。輸入電壓VH是其中信號電壓Vsie被疊加于共 模電壓V〇止的信號（V"=VCM+Vsie)。共模電壓V〇處輸入電壓V"的DC分量，而信號電壓 Vsi。是輸入電壓V"的AC分量。例如，所采樣的模擬信號（電壓）能夠作為輸入電壓V"的 例子。
[0031] 整流器10通過對輸入電壓V?整流來生成等于或高于共模電壓VCM的整流電壓VA。 更特別地，當(dāng)輸入電壓V?等于或高于共模電壓VeM時，整流器10不對輸入電壓Viw整流而輸 出輸入電壓V?。同樣地，整流器10將比共模電壓VcM低的輸入電壓V?轉(zhuǎn)換成其中信號電壓 Vsi。的絕對值IVsJ被添加到共模電壓VcM的電壓，并且輸出所轉(zhuǎn)換的電壓。因此，與共模電 壓V〇姻等的或比其高的整流電壓Va由整流器10輸出。也就是，在VsK^O的情況下，整流 電壓Va滿足VA=V"=VCM+Vsie，并且在VsK<〇的情況下，整流電壓Va滿足VA=VCM-VSK。因 此，由整流器10生成的整流電壓Va是其中信號電壓VSK的絕對值被添加到共模電壓VCM(Va =Vcm+|VskI)的電壓。
[003引如圖2所示，整流器10包含輸入端子11和12、放大器13、減法電路14、開關(guān)15和 16,W及比較器17。輸入電壓Vim由輸入端子11輸入。共模電壓VCM由輸入端子12輸入。
[0033] 放大器13連接至輸入端子12。放大器13將由輸入端子12輸入的共模電壓V"放 大兩倍并且輸出所放大的電壓。
[0034] 減法電路14連接至輸入端子11，并且輸入電壓Viw被輸入到減法電路14。同樣 地，減法電路14連接至放大器13的輸出側(cè)，并且兩倍放大了的共模電壓被輸入到減法 電路14。減法電路14從該兩倍放大了的共模電壓中減去輸入電壓VW并且輸出結(jié)果。 因此，由減法電路14輸出的電壓變?yōu)?Vcm-V?=VCM-Vsie。
[0035] 開關(guān)15 (第一開關(guān)）使輸入端子11與控制器20連接/斷開（連接和斷開）。開 關(guān)16 (第二開關(guān)）使減法電路14與控制器20連接/斷開。
[0036] 比較器17連接至輸入端子11和12,并且輸入電壓Viw和共模電壓V"的每個都被 輸入到比較器17。比較器17將輸入電壓Viw的大小與共模電壓VCM的大小比較，并且基于 比較結(jié)果來控制開關(guān)15和16的斷開/閉合。
[0037] 特別地，比較器17在輸入電壓Viw等于或高于共模電壓VVJ的情況下使 開關(guān)15閉合并且使開關(guān)16斷開。因此，由整流器10輸出的整流電壓Va是輸入電壓V?(Va=V?=VcM+Vsie)。同樣地，比較器17在輸入電壓V?低于共模電壓Vcm(V?<Vcm)的情況下使 開關(guān)15斷開并且使開關(guān)16閉合。因此，由整流器10輸出的整流電壓Va是由減法電路14 輸出的電壓（Va=VcM-Vsie)。
[003引 比較器17輸出在輸入電壓Viw與共模電壓VCM之間的比較結(jié)果，也就是，信號DWT 指示在輸入電壓V?與共模電壓VCM之間的大小關(guān)系。由比較器17輸出的信號DWT為例如 一位（one-bit)數(shù)字信號，并且被輸入將在下文描述的恢復(fù)器。比較器能夠用作比較