從前向時(shí)鐘信號(hào)產(chǎn)生本地時(shí)鐘信號(hào)的電路及顯示器的制造方法
【專利說明】從前向時(shí)鐘信號(hào)產(chǎn)生本地時(shí)鐘信號(hào)的電路及顯示器
[0001]本申請(qǐng)要求于2014年I月31日提交的第61/934，641號(hào)和于2015年I月9日提交的第14/593，977號(hào)US臨時(shí)申請(qǐng)的優(yōu)先權(quán)和權(quán)益，所述臨時(shí)申請(qǐng)的全部?jī)?nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0002]根據(jù)本發(fā)明的一個(gè)或更多個(gè)方面涉及用于在電路之間傳輸數(shù)字?jǐn)?shù)據(jù)的系統(tǒng)，更具體地講，涉及用于在這種系統(tǒng)中從前向時(shí)鐘產(chǎn)生本地時(shí)鐘的電路。
【背景技術(shù)】
[0003]對(duì)于從低頻前向時(shí)鐘形成高頻本地時(shí)鐘，例如，當(dāng)在接收的數(shù)據(jù)和前向時(shí)鐘的相位之間存在顯著的無關(guān)抖動(dòng)時(shí)，鎖相環(huán)路(PLL)可比倍增延遲線環(huán)路(MDLL)提供更好的抖動(dòng)濾波。然而，與PLL相比，MDLL可使用前向時(shí)鐘提供對(duì)于數(shù)據(jù)傳輸系統(tǒng)更好的抖動(dòng)跟蹤。在現(xiàn)有技術(shù)的MDLL中，與延遲線環(huán)路(DLL)類似，前向時(shí)鐘的上升沿被直接饋送到延遲線中。這具有如下優(yōu)點(diǎn):由于DLL在抖動(dòng)中是全通的，因此MDLL可跟蹤所有相關(guān)抖動(dòng)。然而，現(xiàn)有技術(shù)的MDLL具有的缺點(diǎn)在于:前端選擇復(fù)用器可具有與跟隨前端選擇復(fù)用器的延遲鏈中的延遲元件不同的傳播延遲，導(dǎo)致前端選擇復(fù)用器的輸出和后續(xù)延遲元件的輸出的不均一的輸出相位。此不均一的延遲可對(duì)使用前端選擇復(fù)用器和后續(xù)延遲元件的輸出信號(hào)的相位插值器的輸出相位造成差錯(cuò)。此外，在現(xiàn)有技術(shù)的MDLL中，僅上升沿被饋送到延遲線中，這引起M周期累積抖動(dòng)。
[0004]因此，存在對(duì)提供均一的輸出相位并減小累積抖動(dòng)的倍增延遲線環(huán)路設(shè)計(jì)的需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施例的各方面在于提供一種形成為倍增延遲鎖定環(huán)路(MDLL)和鎖相環(huán)路(PLL)的混合體的用于產(chǎn)生時(shí)鐘信號(hào)的電路。反相延遲復(fù)用器的鏈連接成能夠作為環(huán)形振蕩器工作的環(huán)形構(gòu)造，環(huán)形中的第一延遲復(fù)用器被配置為當(dāng)在前向時(shí)鐘輸入端接收到邊沿(上升沿或者下降沿)時(shí)用饋入時(shí)鐘信號(hào)代替由環(huán)形振蕩器產(chǎn)生的反饋時(shí)鐘。使用前向時(shí)鐘的兩個(gè)時(shí)鐘邊沿來校正本地時(shí)鐘的相位，可將累積抖動(dòng)減小一半。第一延遲復(fù)用器還可被配置為在反饋時(shí)鐘的相位和饋入時(shí)鐘的相位之間進(jìn)行插值。插值可基于晶體管溝道寬度和控制信號(hào)的值，產(chǎn)生介于MDLL的行為和PLL的行為之間的行為。
[0006]根據(jù)本發(fā)明的實(shí)施例，提供了一種從前向時(shí)鐘信號(hào)產(chǎn)生本地時(shí)鐘信號(hào)的電路，所述電路包括:多個(gè)延遲復(fù)用器，連接成環(huán)形以產(chǎn)生本地時(shí)鐘信號(hào)；傳播延遲控制電路，調(diào)整所述多個(gè)延遲復(fù)用器中的每個(gè)延遲復(fù)用器的傳播延遲。
[0007]在實(shí)施例中，所述多個(gè)延遲復(fù)用器中的第一延遲復(fù)用器包括反饋時(shí)鐘輸入端、饋入時(shí)鐘輸入端和使能輸入端，第一延遲復(fù)用器根據(jù)在使能輸入端接收到的值輸出:在所述反饋時(shí)鐘輸入端從所述多個(gè)延遲復(fù)用器的最后一個(gè)延遲復(fù)用器接收到的反饋時(shí)鐘信號(hào)的反相信號(hào)，或者在所述饋入時(shí)鐘輸入端接收到的具有以基本固定的延遲跟隨前向時(shí)鐘信號(hào)的邊沿的觸發(fā)沿的饋入時(shí)鐘信號(hào)的反相信號(hào)。
[0008]在一個(gè)實(shí)施例中，所述多個(gè)延遲復(fù)用器中的除了第一延遲復(fù)用器之外的剩余延遲復(fù)用器中的每個(gè)延遲復(fù)用器包括反饋時(shí)鐘輸入端并且被配置為輸出在反饋時(shí)鐘輸入端從所述剩余延遲復(fù)用器中的前一延遲復(fù)用器接收到的信號(hào)的反相信號(hào)。
[0009]在一個(gè)實(shí)施例中，所述電路包括:脈沖發(fā)生器，脈沖發(fā)生器包括第一脈沖發(fā)生器輸出端和第二脈沖發(fā)生器輸出端，脈沖發(fā)生器在所述前向時(shí)鐘信號(hào)的每個(gè)上升沿之后在第一脈沖發(fā)生器輸出端產(chǎn)生具有以基本固定的延遲跟隨前向時(shí)鐘信號(hào)的上升沿的所述觸發(fā)沿的所述饋入時(shí)鐘信號(hào)。
[0010]在一個(gè)實(shí)施例中，所述脈沖發(fā)生器在所述前向時(shí)鐘信號(hào)的每個(gè)上升沿之后在所述第一脈沖發(fā)生器輸出端產(chǎn)生具有以基本固定的延遲跟隨所述前向時(shí)鐘信號(hào)的上升沿的上升沿的饋入時(shí)鐘信號(hào)。
[0011 ] 在一個(gè)實(shí)施例中，所述脈沖發(fā)生器在所述前向時(shí)鐘信號(hào)的每個(gè)下降沿之后在所述第一脈沖發(fā)生器輸出端產(chǎn)生具有以基本固定的延遲跟隨前向時(shí)鐘信號(hào)的下降沿的觸發(fā)沿的饋入時(shí)鐘信號(hào)。
[0012]在一個(gè)實(shí)施例中，所述脈沖發(fā)生器在所述第二脈沖發(fā)生器輸出端產(chǎn)生使能信號(hào)，其中，該使能信號(hào)在與所述饋入時(shí)鐘信號(hào)的所述觸發(fā)沿重疊的時(shí)間間隔期間具有使能電平。
[0013]在一個(gè)實(shí)施例中，所述第一脈沖發(fā)生器輸出端連接到所述饋入時(shí)鐘輸入端，所述第二脈沖發(fā)生器輸出端連接到所述使能輸入端。
[0014]在一個(gè)實(shí)施例中，所述傳播延遲控制電路包括:相位檢測(cè)器，測(cè)量所述饋入時(shí)鐘信號(hào)與分頻器的輸出之間的相位差，其中，所述分頻器的輸入端連接到所述第一延遲復(fù)用器的所述反饋時(shí)鐘輸入端。
[0015]在一個(gè)實(shí)施例中，所述傳播延遲控制電路還包括與所述相位檢測(cè)器連接的電荷泵以及與所述電荷泵連接的濾波器。
[0016]在一個(gè)實(shí)施例中，脈沖發(fā)生器包括:第一延遲元件，接收所述前向時(shí)鐘信號(hào)；第二延遲元件，接收所述第一延遲元件的輸出；第一異或(XOR)電路，接收所述前向時(shí)鐘信號(hào)和所述第二延遲元件的輸出；第二 XOR電路，接收所述第一延遲元件的輸出和所述第二延遲兀件的輸出。
[0017]在一個(gè)實(shí)施例中，所述電路包括:四個(gè)晶體管，被配置為具有數(shù)據(jù)輸入端、差分使能輸入端和數(shù)據(jù)輸出端的三態(tài)反相器。
[0018]在一個(gè)實(shí)施例中，所述電路包括:第一互補(bǔ)對(duì)晶體管；第二互補(bǔ)對(duì)體管，第一互補(bǔ)對(duì)晶體管和第二互補(bǔ)對(duì)晶體管中的每個(gè)互補(bǔ)對(duì)包括:N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管；P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管，第一互補(bǔ)對(duì)晶體管的柵極形成差分使能輸入端，第二互補(bǔ)對(duì)晶體管的柵極連接在一起以形成數(shù)據(jù)輸入端，并且串行組合的中央節(jié)點(diǎn)形成數(shù)據(jù)輸出端。
[0019]在一個(gè)實(shí)施例中，第一分支和第二分支中的每個(gè)分支還包括互補(bǔ)對(duì)的電流控制晶體管。
[0020]在一個(gè)實(shí)施例中，所述電路包括:第三分支，第三分支包括四個(gè)晶體管以實(shí)現(xiàn)具有數(shù)據(jù)輸入端、差分使能輸入端和數(shù)據(jù)輸出端的三態(tài)反相器。
[0021]在一個(gè)實(shí)施例中，第一分支、第二分支和第三分支中的每個(gè)分支還包括互補(bǔ)對(duì)的電流控制晶體管。
[0022]在一個(gè)實(shí)施例中，第一分支的互補(bǔ)對(duì)的電流控制晶體管中的每個(gè)晶體管以及第二分支的互補(bǔ)對(duì)的電流控制晶體管中的每個(gè)晶體管是具有可調(diào)整有效溝道寬度的復(fù)合晶體管。
[0023]在一個(gè)實(shí)施例中，所述多個(gè)延遲復(fù)用器中的每個(gè)延遲復(fù)用器包括:第一反相器；第二反相器；第一開關(guān)；第二開關(guān)，第一反相器和第二反相器中的每個(gè)反相器具有可控制的傳播延遲，第一反相器的輸出端通過第一開關(guān)連接到延遲復(fù)用器的輸出端，第二反相器的輸出端通過第二開關(guān)連接到延遲復(fù)用器的輸出端。
[0024]在一個(gè)實(shí)施例中，顯示器包括:時(shí)序控制器；驅(qū)動(dòng)器集成電路(IC);串行數(shù)據(jù)鏈路，將時(shí)序控制器和驅(qū)動(dòng)器IC連接，驅(qū)動(dòng)器IC包括產(chǎn)生本地時(shí)鐘信號(hào)的電路。
[0025]在一個(gè)實(shí)施例中，所述顯示器是有機(jī)發(fā)光二極管(OLED)顯示器或液晶顯示器(LCD)。
[0026]根據(jù)本發(fā)明的實(shí)施例，提供了一種顯示器，包括:時(shí)序控制器；驅(qū)動(dòng)器集成電路(IC);串行數(shù)據(jù)鏈路，將時(shí)序控制器和驅(qū)動(dòng)器IC連接，驅(qū)動(dòng)器IC包括從前向時(shí)鐘信號(hào)產(chǎn)生本地時(shí)鐘信號(hào)的電路，所述電路包括:多個(gè)延遲復(fù)用器，連接成環(huán)形以產(chǎn)生本地時(shí)鐘信號(hào)；傳播延遲控制電路，調(diào)整所述多個(gè)延遲復(fù)用器中的每個(gè)延遲復(fù)用器的傳播延遲，其中，所述多個(gè)延遲復(fù)用器中的第一延遲復(fù)用器包括反饋時(shí)鐘輸入端、饋入時(shí)鐘輸入端以及使能輸入端，第一延遲復(fù)用器根據(jù)在使能輸入端接收的值而輸出:在反饋時(shí)鐘輸入端從所述多個(gè)延遲復(fù)用器的最后一個(gè)延遲復(fù)用器接收到的反饋時(shí)鐘信號(hào)的反相信號(hào)，或在饋入時(shí)鐘輸入端接收的具有以基本上固定的延遲跟隨前向時(shí)鐘信號(hào)的邊沿的觸發(fā)沿的饋入時(shí)鐘信號(hào)的反相信號(hào)。
【附圖說明】
[0027]結(jié)合附圖來描述特征、方面和實(shí)施例，其中:
[0028]圖1是根據(jù)本發(fā)明的實(shí)施例的倍增延遲線環(huán)路(MDLL)鎖相環(huán)路(PLL)混合設(shè)計(jì)的框圖；
[0029]圖2是示出