系統(tǒng)就緒時鐘分配芯片的制作方法
【專利說明】系統(tǒng)就緒時鐘分配芯片
[0001]相關(guān)申請的交叉參考
[0002]本公開根據(jù)35USC§ 119(e)是于2014年2月4日提交、標(biāo)題為“System Ready ina Clock Distribut1n Chip”的美國臨時申請N0.61/935510的非臨時申請并請求其權(quán)益，其全部公開的內(nèi)容通過引用并入本文。
技術(shù)領(lǐng)域
[0003]所公開的技術(shù)涉及電子系統(tǒng)，更具體地，涉及產(chǎn)生時鐘信號的電子系統(tǒng)。
【背景技術(shù)】
[0004]時鐘產(chǎn)生電路可在通信系統(tǒng)中實現(xiàn)，以為電子系統(tǒng)提供多個時鐘信號。一個或多個鎖相環(huán)(PLL)通常用于回收有噪聲基準(zhǔn)時鐘信號，也被稱為參考信號，以及創(chuàng)建穩(wěn)定的低抖動信號。鎖相環(huán)可以用于例如頻率合成器、通信系統(tǒng)、芯片到芯片的通信系統(tǒng)等或它們的任何組合。
[0005]時鐘產(chǎn)生電路常常包括PLL，以將由PLL的壓控振蕩器產(chǎn)生的輸出時鐘信號鎖定到輸入?yún)⒖紩r鐘信號的相位。例如，高精度的可調(diào)諧壓控振蕩器可以鎖相到嘈雜的參考時鐘信號，以及PLL可以操作以抑制相位噪聲和衰減抖動。時鐘發(fā)生電路可以在集成電路中提供來自于嘈雜基準(zhǔn)時鐘的選擇的多個低抖動時鐘信號。

【發(fā)明內(nèi)容】

[0006]本公開內(nèi)容的一個方面是一種裝置，它包括系統(tǒng)就緒電路和分頻器以及相位控制電路。分頻器和相位控制電路被配置為接收參考時鐘信號，并提供輸出時鐘信號。輸出時鐘信號的每個相對于所述參考時鐘信號進行頻率劃分。當(dāng)他們每一個都具有相對于所述輸出時鐘信號的另一個輸出時鐘信號的設(shè)置相位時，所述輸出時鐘信號就緒。該系統(tǒng)就緒電路被配置為與分頻器和相位控制電路進行通信，并提供指示所有的輸出時鐘信號中是否就緒的系統(tǒng)就緒信號。
[0007]當(dāng)就緒時，輸出時鐘信號可分別具有相對于系統(tǒng)時鐘信號的設(shè)置相位時，以及系統(tǒng)時鐘信號可以具有比基準(zhǔn)時鐘信號較低的頻率。
[0008]分頻器和相位控制電路可包括多個可編程分頻器以及一個或多個有限狀態(tài)機。多個可編程分頻器可被配置為頻率劃分基準(zhǔn)信號。所述一個或多個有限狀態(tài)機可被配置為控制所述可編程分頻器，使得輸出時鐘信號每個具有所需的頻率，以及每個具有相對于所述輸出時鐘信號的另一個時鐘信號輸出的設(shè)置相位。
[0009]該一個或多個狀態(tài)機可以包括對應(yīng)于每個時鐘信號輸出的單獨狀態(tài)機。該系統(tǒng)就緒電路可被配置為響應(yīng)于每個單獨狀態(tài)機處于完成狀態(tài)而切換所述系統(tǒng)就緒信號?？商鎿Q或另外地，該系統(tǒng)就緒電路可被配置為響應(yīng)于每個單獨狀態(tài)機停止以請求具有比基準(zhǔn)時鐘信號的系統(tǒng)時鐘信號較低的頻率而切換所述系統(tǒng)就緒信號。
[0010]該一個或多個狀態(tài)機可被配置為當(dāng)就緒時至少部分通過控制多個可編程分頻器中的一個或多個而使得每個輸出時鐘信號具有相對于輸出時鐘信號的另一輸出時鐘信號的設(shè)置相位。
[0011 ] 分頻器和相位控制電路可包括多個可編程分頻器和多個相位控制電路。多個可編程分頻器可各自被配置為頻率劃分所述參考信號。所述多個相位控制電路的每一個可配置為從可編程分頻器的相應(yīng)一個接收輸出，并調(diào)整從各分頻器輸出的相位。
[0012]輸出時鐘信號可以相對于所述參考時鐘信號以整數(shù)除數(shù)進行頻率劃分。
[0013]該系統(tǒng)就緒電路可以體現(xiàn)在通過總線方式與分頻器和相位控制電路通信的控制器。
[0014]該系統(tǒng)就緒電路和分頻器和相位控制電路可以在單個芯片內(nèi)實施。該裝置可被配置為向單芯片的輸出觸點提供系統(tǒng)就緒信號。
[0015]該裝置還可以包括鎖相環(huán)。該鎖相環(huán)可以向分頻器和相位控制電路提供參考時鐘信號。
[0016]該裝置可以包括第二分頻器和相位控制電路以及第二系統(tǒng)就緒電路。第二分頻器和相位控制電路可以被配置為接收來自相位控制電路的輸出時鐘信號的第一時鐘信號并提供第二輸出時鐘信號。第二輸出時鐘信號相對于所述輸出時鐘信號的第一輸出時鐘信號分頻，并且當(dāng)就緒時每個都具有相對于另一第二輸出時鐘信號的設(shè)置相位。第二系統(tǒng)就緒電路可以被配置為響應(yīng)于每個第二輸出時鐘信號就緒的指示進行切換第二系統(tǒng)就緒信號。
[0017]本公開內(nèi)容的另一個方面是時鐘分配芯片，包括鎖相環(huán)、分頻器和相位控制電路以及控制器。所述鎖相回路被配置為生成參考時鐘信號。所述分頻器和所述相位控制電路被配置為接收來自鎖相環(huán)的參考時鐘信號，并提供相對于基準(zhǔn)時鐘信號分頻的輸出時鐘信號。當(dāng)就緒時，每個輸出時鐘信號具有設(shè)置相位。外部于時鐘分配芯片，所述控制器被配置為提供表示每個輸出時鐘信號是否就緒的系統(tǒng)就緒信號。
[0018]控制器可被配置為從鎖相環(huán)接收鎖定檢測信號，并響應(yīng)于鎖定檢測信號指示所述鎖相環(huán)被鎖定而向分頻器和相位控制電路提供控制信號。時鐘分配芯片可進一步包括配置為提供輸入到鎖相環(huán)的其它鎖相環(huán)。
[0019]本公開內(nèi)容的另一個方面是檢測輸出時鐘信號就緒的一種電子實現(xiàn)方法。所述方法包括:接收請求以提供具有所需頻率和已知相位的輸出時鐘信號。所述方法進一步包括控制分頻器和相位控制電路，使得所述分頻器和所述相位控制電路產(chǎn)生具有所需頻率和已知相位的輸出時鐘信號。所述分頻器和所述相位控制電路使用基準(zhǔn)信號產(chǎn)生輸出時鐘信號。另外，所述方法包括:監(jiān)測所述輸出時鐘信號是否已就緒，并切換系統(tǒng)就緒信號。響應(yīng)于確定每個輸出時鐘信號就緒，所述系統(tǒng)就緒信號被觸發(fā)。
[0020]所述方法可以進一步包括檢測該鎖相環(huán)被鎖定，其中，所述鎖相環(huán)提供所述基準(zhǔn)信號，并且其中響應(yīng)于檢測到所述鎖相環(huán)被鎖定而啟動控制。所述方法可以進一步包括檢測其它鎖相環(huán)被鎖定，其中，所述其它鎖相環(huán)向所述鎖相環(huán)提供輸入，并且其中響應(yīng)于檢測到鎖相環(huán)以及其他鎖相環(huán)都被鎖定而啟動控制。
[0021]監(jiān)測所述輸出時鐘信號是否就緒可以包括:檢測所述分頻器和所述相位控制電路的一個或多個狀態(tài)機是否處于完成狀態(tài)，和/或檢測一個或多個狀態(tài)機是否已不再要求系統(tǒng)時鐘信號，所述系統(tǒng)時鐘信號具有比基準(zhǔn)信號較低的頻率。
[0022]為了概括本公開的某些方面，已在本文中描述發(fā)明的優(yōu)點和新穎性特征。但是應(yīng)該理解，不一定所有這些優(yōu)點可以按照任何本發(fā)明的特定實施例來實現(xiàn)。因此，本發(fā)明可體現(xiàn)或?qū)崿F(xiàn)或優(yōu)化如本文所教導(dǎo)的一個優(yōu)點或一組優(yōu)點，而不一定實現(xiàn)如本文所教導(dǎo)或建議的其他優(yōu)點。
【附圖說明】
[0023]這些附圖和本文中所提供的相關(guān)的描述用于提供具體實施例，并不意在限制。
[0024]圖1是根據(jù)一個實施例的包括時鐘生成電路的通信系統(tǒng)的示意圖。
[0025]圖2是根據(jù)一個實施例具有控制器和分頻器以及相位控制電路的時鐘產(chǎn)生電路的示意圖。
[0026]圖3是表示根據(jù)一個實施例時鐘產(chǎn)生電路的控制器、分頻器和相位控制電路的示意圖。
[0027]圖4是示出根據(jù)實施例的時鐘產(chǎn)生電路的多個分頻器和相位控制電路的級聯(lián)實施方式的示意圖。
[0028]圖5是根據(jù)一個實施例的時鐘生成電路的相位控制系統(tǒng)的狀態(tài)圖。
[0029]圖6是根據(jù)一個實施例確定輸出時鐘信號就緒的過程的流程圖。
【具體實施方式】
[0030]實施例的以下詳細(xì)描述提出了本發(fā)明的具體實施例的各種描述。然而，本發(fā)明可以以許多不同方式體現(xiàn)，如由權(quán)利要求書定義和涵蓋。在本說明書中，參考附圖，其中類似的附圖標(biāo)記可以指示相同或功能相似的元件。應(yīng)該理解，在圖中所示的元件不一定按比例繪制。此外，應(yīng)當(dāng)理解，包括本文所討論的創(chuàng)新的系統(tǒng)可包括比示出更多的元件和/或任何附圖中示出元件的子集。
[0031]時鐘產(chǎn)生電路可在通信系統(tǒng)中實現(xiàn)，以為電子系統(tǒng)提供多個時鐘信號。一個或多個鎖相環(huán)(PLL)通常用于回收噪聲參考時鐘信號，其也可以被稱為參考信號，并創(chuàng)建相對穩(wěn)定的低抖動信號。PLL可用于鎖定基準(zhǔn)信號到壓控晶體振蕩器(VCXO)或者任何穩(wěn)定的振蕩器。為了增加鎖定信號的頻率，兩個PLL可以級聯(lián)以產(chǎn)生具有頻率高于該晶體振蕩器的輸出時鐘信號。
[0032]通信系統(tǒng)通常包括通過網(wǎng)絡(luò)提供的同步基準(zhǔn)時鐘信號。該網(wǎng)絡(luò)通常分配同步基準(zhǔn)時鐘信號到網(wǎng)絡(luò)的每個節(jié)點，其中，所述同步基準(zhǔn)時鐘信號被恢復(fù)，并本地用于同步定時。
[0033]同步基準(zhǔn)時鐘信號通常局部恢復(fù)為具有相對較低噪聲和抖動的本地參考時鐘信號。本地參考時鐘信號進而可提供相對穩(wěn)定的清潔源，其被PLL鎖相到同步參考時鐘信號。這可以提供所希望相位和頻率的參考時鐘信號，但具有更好的短期抖動和噪聲。
[0034]通信系統(tǒng)內(nèi)的子系統(tǒng)通常比本地參考時鐘信號操作更高的頻率，但通常是基準(zhǔn)時鐘信號的整數(shù)倍并在已知相位操作。已知相位可以是相對于參考時鐘信號和/或相對于其它本地參考時鐘信號。已知相位可以是確定性的。當(dāng)相位鎖定時，高頻電壓控制振蕩器可用于為子系統(tǒng)產(chǎn)生其它較高頻率的時鐘信號。從高頻壓控振蕩器產(chǎn)生的參考時鐘信號可以依次由分頻電路分頻，以提供通常具有在整數(shù)分倍數(shù)的基準(zhǔn)時鐘信號時鐘頻率的頻率的多個輸出時鐘信號。
[0035]用于高頻應(yīng)用的分頻器電路可引入隨機相位誤差。相應(yīng)地，該多個輸出時鐘的相位信號優(yōu)選地相對于具有比多個輸出時鐘信號的每個較低頻率的系統(tǒng)參考信號是可以控制并設(shè)置。該系統(tǒng)參考信號可在通信系統(tǒng)內(nèi)提供。該系統(tǒng)參考信號，其也可以被稱為黃金參考信號，通常是基準(zhǔn)時鐘信號的時鐘頻率的整分倍數(shù)。例如，參考時鐘信號可以具有約122.55兆赫的頻率，而該系統(tǒng)的參考信號可以提供具有大約8kHz的頻率。
[0036]所述多個輸出時鐘信號可以由系統(tǒng)控制器來控制。系統(tǒng)控制器可以是單片集成電路芯片的一部分，其包括分頻器和提供輸出時鐘信號的相位控制電路。單片集成電路還可以包括一個或多個鎖相環(huán)。提供所述多個輸出時鐘信號的分頻器和相位控制電路可通過控制器被配置為控制所述輸出時鐘信號的相位和頻率。分頻器和相位控制器可以提供輸出時鐘信號具有可編程的頻率和確定相