一種高壓窄脈沖產生電路的制作方法
【技術領域】
[0001]本發(fā)明涉及模擬/混合信號集成電路領域，特別是涉及一種高壓窄脈沖產生電路。
【背景技術】
[0002]隨著半導體CMOS工藝特征尺寸向著深亞微米方向發(fā)展，電源電壓越來越低(低至IV以下)。如此低的電源電壓已經不能有效地開/關MOS晶體管。為此，有人提出了在芯片內部產生高于電源電壓的電壓信號來解決該問題。各種各樣的電路被設計出來，用于在芯片內部產生高于電源電壓的高壓信號，他們各有優(yōu)缺點，各有應用場合。
[0003]窄脈沖廣泛應用于模擬/混合信號集成電路，特別地應用于開關電容電路中，瞬間打開NMOS晶體管，進而對采樣電容復位。傳統的窄脈沖產生電路，只能產生大小等于電源電壓的窄脈沖信號。由于深亞微米工藝下，供電電源極低，傳統窄脈沖電路產生的脈沖已經不能有效開啟MMOS晶體管，從而不能對采樣電容復位。
[0004]圖1為一傳統的窄脈沖產生電路，其包含7個反相器(INV1、INV2、INV3、INV4、INV5、INV6、INV7)和一個與非門 NANDl0 反相器 INV1、INV2、INV3、INV4、INV5 串行連接，即INVl的輸出連接INV2的輸入，INV2的輸出連接INV3的輸入，INV3的輸出連接INV4的輸入，INV4的輸出連接INV5的輸入。外部時鐘信號CLKIN同時接入INVl的輸入端和NANDl的一個輸入端。INV5的輸出端接入NANDl的另一個輸入端。NANDl的輸出端接INV6輸入端。NV1、INV2、INV3、INV4、INV5、INV6、INV7、NANDl 都為 CMOS 靜態(tài)邏輯電路，由芯片電源供電。因此，它們輸出的高電平都為電源電壓，低電平都為地電位。傳統的窄脈沖產生電路的工作原理如下:
[0005]如圖2如示，假設在初始時刻，外部時鐘信號CLKIN為低電平。那么，與非門NANDl的輸出為高電平，INV5的輸出也為高電平。當時鐘信號的上升沿到來時，外部時鐘信號CLKIN由低電平跳變?yōu)楦唠娖剑c非門NANDl的輸出由高電平跳變?yōu)榈碗娖?。此后，經過NVl、INV2、INV3、INV4、INV5延遲時間后，INV5輸出由高電平跳變?yōu)榈碗娖剑c非門NANDl的輸出再次由低電平跳變回高電平，時鐘信號的上升沿在與非門輸出端產生一持續(xù)時間等于五個反相器延遲時間的負脈沖，每個時鐘周期時鐘信號的上升沿都會在與非門的輸出端產生一持續(xù)時間等于五個反相器延遲時間的負脈沖，即負脈沖的頻率和時鐘信號頻率相同。經過INV6反相后，該負脈沖轉換成正脈沖信號。該正脈信號，脈沖寬度等于五個反相器延遲，高電平等于電源電壓，低電平等于地電位。深亞微米工藝條件下五個反相器的延遲時間大概為50ps到lOOps，所以該脈沖持續(xù)時間極短，為典型的窄脈沖信號。
[0006]經過上面的分析發(fā)現，傳統的窄脈沖產生電路，只能產生大小等于電源電壓的窄脈沖信號。由于深亞微米工藝下，供電電源極低，傳統窄脈沖電路產生的脈沖已經不能有效開啟NMOS晶體管，從而不能對開關電容電路中的采樣電容復位。

【發(fā)明內容】

[0007]鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種高壓窄脈沖產生電路，用于解決現有技術中傳統窄脈沖產生電路在深亞微米芯片極低電源電壓下不能有效開啟NMOS晶體管的問題。
[0008]為實現上述目的及其他相關目的，本發(fā)明提供一種高壓窄脈沖產生電路，所述高壓窄脈沖產生電路至少包括窄脈沖信號產生模塊、倍壓窄脈沖信號產生模塊和高壓窄脈沖信號轉換模塊；
[0009]所述窄脈沖信號產生模塊用于產生第一負窄脈沖信號、第二負窄脈沖信號和正窄脈沖信號，所述正窄脈沖信號的高電平等于VCC，低電平等于Vgnd，所述第一負窄脈沖信號和第二負窄脈沖信號的高電平等于VCC，低電平等于Vgnd，其中，VCC為電源電壓，Vgnd為接地電壓；
[0010]所述倍壓窄脈沖信號產生模塊用于接收所述正窄脈沖信號和所述第二負窄脈沖信號，并生成倍增窄脈沖信號；所述倍增窄脈沖信號的高電平等于2VCC，低電平等于VCC ;
[0011]所述高壓窄脈沖信號轉換模塊與所述窄脈沖信號產生模塊和倍增窄脈沖信號產生模塊連接；適于接收所述第一負窄脈沖信號和所述倍增窄脈沖信號，并輸出高壓窄脈充信號，所述高壓窄脈充信號的高電平等于2VCC，低電平等于Vgnd。
[0012]優(yōu)選地，所述窄脈沖信號產生模塊包括可調延遲傳輸電路、第五反相器、第六反相器、第七反相器和一個與非門；
[0013]所述可調延遲傳輸電路的輸出連接第五反相器的輸入；外部時鐘信號CLKIN同時接入可調延遲傳輸電路的輸入端和與非門的一個輸入端；第五反相器的輸出端接入所述與非門的另一個輸入端；所述與非門的輸出端接所述第六反相器輸入端，所述第六反相器的輸出端接所述第七反相器的輸入端；外部時鐘信號CLKIN同時接入第一反相器的輸入端和與非門的一個輸入端；第五反相器的輸出端接入與非門的另一個輸入端；與非門的輸出端接第六反相器輸入端，第六反相器的輸出端接第七反相器的輸入端。
[0014]優(yōu)選地，所述可調延遲傳輸電路包括第一反相器、第二反相器、第三反相器和第四反相器；所述第一反相器的輸出連接第二反相器的輸入，第二反相器的輸出連接第三反相器的輸入，第三反相器的輸出連接第四反相器的輸入，所述第四反相器的輸出連接所述第五反相器的輸入。
[0015]優(yōu)選地，所述倍壓窄脈沖信號產生模塊包括第一晶體管、第二晶體管、第一電容器和第二電容器；
[0016]所述第一晶體管、第二晶體管為一對交叉耦合的晶體管:
[0017]第一晶體管的柵極連接第二晶體管的源極；
[0018]第一晶體管的源極連接第二晶體管的柵極；
[0019]第一、第二晶體管的漏極連接電源電壓VCC ;
[0020]第一、第二電容器為一對容值匹配的電容器，第一電容器的上極板連接第一晶體管的源極，第二電容器的上極板連接第二晶體管的源極；第一電容器的下極板連接第七反相器的輸出端；第二電容器的下極板連接第六反相器的輸出端。
[0021]優(yōu)選地，所述高壓窄脈沖信號轉換模塊包括第四晶體管和第五晶體管；
[0022]第五晶體管的柵極連接電源電壓VCC，源極連接第二電容器上極板，漏極連接第四晶體管的漏極并輸出高壓窄脈沖信號CKOUT ;第四晶體管源極接地，柵極連接與非門的輸出端。
[0023]優(yōu)選地，所述高壓窄脈沖信號轉換模塊還可包括第三晶體管，所述第三晶體管串接在第四晶體管漏極和第五晶體管漏極之間。
[0024]優(yōu)選地，所述倍壓窄脈沖信號產生模塊還可包括第三電容器，所述第三電容器連接于第二電容器的下極板和第三晶體管的源端之間。
[0025]優(yōu)選地，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管分別采用NMOS晶體管；所述第五晶體管采用PMOS晶體管。
[0026]如上所述，本發(fā)明的高壓窄脈沖產生電路，具有以下有益效果:
[0027]本發(fā)明提出了一種高壓窄脈沖產生電路。該高壓窄脈沖產生電路可以在芯片內部產生2倍于電源電壓的高壓窄脈沖，可在深亞微米極低電源電壓條件下瞬間充分地打開NMOS晶體管，從而對開關電容電路中采樣電容有效復位。解決了傳統窄脈沖產生電路，在深亞微米芯片極低電源電壓下不能有效開啟NMOS晶體管的問題。
【附圖說明】
[0028]圖1顯示為現有技術中窄脈沖產生電路圖。
[0029]圖2顯示為現有技術中窄脈沖產生電路時序圖。
[0030]圖3顯示為本發(fā)明高壓窄脈沖產生電路的第一實施例電路圖。
[0031]圖4顯示為本發(fā)明高壓窄脈沖產生電路的時序圖。
[0032]圖5顯示為本發(fā)明高壓窄脈沖產生電路的第二實施例電路圖。
[0033]圖6顯示為本發(fā)明高壓窄脈沖產生電路的第三實施例電路圖。
[0034]圖7顯示為本發(fā)明高壓窄脈沖產生電路的第四實施例電路圖。
[0035]圖8顯示為本發(fā)明高壓窄脈沖產生電路的第五實施例電路圖。
[0036]元件標號說明
[0037]I窄脈沖信號產生模塊
[0038]2倍壓窄脈沖信號產生模塊
[0039]3高壓窄脈沖