一種精密寬范圍定時器電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及定時器控制電路領(lǐng)域，特別涉及一種精密寬范圍定時器電路。
【背景技術(shù)】
[0002]在延時控制領(lǐng)域，常用的控制電路有兩種。一種由單片機進(jìn)行延時控制，這樣設(shè)計的缺點是:1)成本造價高；2)需要軟件編程。還有一種是采用RC振蕩器進(jìn)行設(shè)計，這樣設(shè)計的缺點是:1)控制精度不高；2)控制范圍小；3)時間步長大，時間設(shè)定不夠靈活。
【發(fā)明內(nèi)容】
[0003]本發(fā)明為一種精密寬范圍定時器電路，解決了傳統(tǒng)的定時器電路造價高、控制精度不高、控制范圍小以及時間步長大的問題。
[0004]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:
[0005]一種精密寬范圍定時器電路，包括由芯片Ul構(gòu)成的基準(zhǔn)時鐘發(fā)生器和由芯片U2構(gòu)成的二進(jìn)制計數(shù)定時器，所述芯片Ul和所述芯片U2均為⑶4060。
[0006]進(jìn)一步的，所述基準(zhǔn)時鐘發(fā)生器包括芯片U1、電容Cl、晶振X1、模擬地GND、電阻R2、電源Vcc，所述芯片Ul的第16腳與電源Vcc連接，所述芯片Ul的第12腳和第8腳與模擬地GND連接，所述電阻R2 —端與所述芯片Ul的第11腳連接，另一端與所述芯片Ul的第10腳連接，所述電容Cl 一端與所述芯片Ul的第11腳連接，另一端與所述晶振Xl串聯(lián)后與所述芯片Ul的第10腳連接，所述芯片Ul的I至7腳和13至15腳中的任一腳作為所述基座時鐘發(fā)生器的輸出端。
[0007]進(jìn)一步的，所述二進(jìn)制計數(shù)定時器包括芯片U2、與非門U3A、二極管D1、二極管D2、二極管D3、二極管D4、電阻R1、電源V12以及反相器U4A ;所述芯片U2的第16腳與所述電源Vcc連接，所述芯片U2的第8腳與所述模擬地GND連接，所述芯片U2的第11腳與所述與非門U3A的輸出端連接，所述與非門的輸入端的第I腳與所述反相器U4A的輸出端連接，所述與非門的輸入端的第2腳與所述基準(zhǔn)時鐘發(fā)生器的輸出端連接，所述二極管D1、所述二極管D2、所述二極管D3、所述二極管D4并聯(lián)后其正極與所述反相器U4A的輸入端相連，所述電阻Rl —端與所述二極管Dl的正極相連，另一端與所述電源V12相連，所述二極管Dl的負(fù)極、所述二極管D2的負(fù)極、所述二極管D3的負(fù)極、所述二極管D4的負(fù)極均可與所述芯片U2的I至7腳和13至15腳的任一腳連接。
[0008]再進(jìn)一步的，所述Ul的第2腳與所述與非門U3A的輸入端的第2腳連接；所述二極管Dl的負(fù)極與所述芯片U2的第6腳連接，所述二極管D2的負(fù)極所述芯片U2的第I腳連接，所述二極管D3的負(fù)極所述芯片U2的第2腳連接，所述二極管D4的負(fù)極所述芯片U2的第3腳連接。
[0009]優(yōu)選的，所述晶振Xl的頻率為32768HZ。
[0010]進(jìn)一步的，所述基準(zhǔn)時鐘發(fā)生器的頻率選擇范圍為2HZ-2048HZ。
[0011]進(jìn)一步的，所述二進(jìn)制計數(shù)定時器的定時范圍為3.9毫秒到7676秒。
[0012]由上述對本發(fā)明的描述可知，和現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點:
[0013]一、本發(fā)明采用⑶4060芯片，和使用單片機的定時器相比，大大降低了生產(chǎn)成本。
[0014]二、本發(fā)明的基準(zhǔn)時鐘頻率范圍從2HZ-2048HZ，定時范圍從3.9毫秒-7676秒，相對于RC震蕩電路具有更高的控制精度和更大的控制范圍。
【附圖說明】
[0015]此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0016]圖1為本發(fā)明實施例一的電路連接圖；
[0017]圖2為本發(fā)明實施例二的電路連接圖；
[0018]圖3為本發(fā)明實施例三的電路連接圖。
【具體實施方式】
[0019]為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚、明白，以下結(jié)合附圖和實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0020]參照圖1至圖3，一種精密寬范圍定時器電路，包括由芯片Ul構(gòu)成的基準(zhǔn)時鐘發(fā)生器和由芯片U2構(gòu)成的二進(jìn)制計數(shù)定時器，所述芯片Ul和所述芯片U2均為⑶4060。
[0021]所述基準(zhǔn)時鐘發(fā)生器包括芯片Ul、電容Cl、晶振X1、模擬地GND、電阻R2、電源Vcc，所述芯片Ul的第16腳與電源Vcc連接，所述芯片Ul的第12腳和第8腳與模擬地GND連接，所述電阻R2 —端與所述芯片Ul的第11腳連接，另一端與所述芯片Ul的第10腳連接，所述電容Cl 一端與所述芯片Ul的第11腳連接，另一端與所述晶振Xl串聯(lián)后與所述芯片Ul的第10腳連接，所述芯片Ul的I至7腳和13至15腳中的任一腳作為所述基座時鐘發(fā)生器的輸出端。
[0022]所述二進(jìn)制計數(shù)定時器包括芯片U2、與非門U3A、二極管Dl、二極管D2、二極管D3、二極管D4、電阻Rl、電源V12以及反相器U4A ;所述芯片U2的第16腳與所述電源Vcc連接，所述芯片U2的第8腳與所述模擬地GND連接，所述芯片U2的第11腳與所述與非門U3A的輸出端連接，所述與非門的輸入端的第I腳與所述反相器U4A的輸出端連接，所述與非門的輸入端的第2腳與所述基準(zhǔn)時鐘發(fā)生器的輸出端連接，所述二極管Dl、所述二極管D2、所述二極管D3、所述二極管D4并聯(lián)后其正極與所述反相器U4A的輸入端相連，所述電阻Rl —端與所述二極管Dl的正極相連，另一端與所述電源V12相連，所述二極管Dl的負(fù)極、所述二極管D2的負(fù)極、所述二極管D3的負(fù)極、所述二極管D4的負(fù)極均可與所述芯片U2的I至7腳和13至15腳的任一腳連接。
[0023]通過基準(zhǔn)時鐘發(fā)生器來選擇基準(zhǔn)頻率，通過二進(jìn)制計數(shù)定時器來選擇輸出腳，通過兩者的配合來實現(xiàn)定時功能。
[0024]優(yōu)選的，所述晶振Xl的頻率為32768HZ。
[0025]所述基準(zhǔn)時鐘發(fā)生器的頻率選擇范圍為2HZ-2048HZ。
[0026]所述二進(jìn)制計數(shù)定時器的定時范圍為3.9毫秒到7676秒