一種輸入緩沖電路和方法、以及集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號檢測技術(shù)，尤其涉及一種輸入緩沖電路和方法、以及集成電路。
【背景技術(shù)】
[0002]目前的終端設(shè)備大多都具備與外部設(shè)備連接的接口，方便外部設(shè)備的接入和使用。外部設(shè)備在插入終端設(shè)備的接口后，終端設(shè)備需要在接口處檢測并識別所插入的外圍設(shè)備，由于終端設(shè)備的接口可能支持多種外部設(shè)備，終端設(shè)備可以通過外部設(shè)備在插入接口后產(chǎn)生的不同信號識別所插入的外部設(shè)備。
[0003]一般情況下，終端設(shè)備的接口需要使用輸入緩沖電路來準確識別外部設(shè)備在插入接口后產(chǎn)生的信號，但如果較低電壓的信號就能觸發(fā)輸入緩沖電路，往往在有干擾信號的情況下，輸入緩沖電路便會被誤觸發(fā)。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)存在的問題，本發(fā)明期望提供一種輸入緩沖電路和方法、以及集成電路。
[0005]本發(fā)明實施例的技術(shù)方案是這樣實現(xiàn)的:
[0006]本發(fā)明實施例提供了一種輸入緩沖電路，該電路包括:電位抬升裝置、輸入級、輸出級；其中，
[0007]電位抬升裝置，配置為將輸入級的第一參考地的電位提高為第二參考地的電位，并提聞輸入級的觸發(fā)電壓；
[0008]輸入級，配置為接收達到所述觸發(fā)電壓的觸發(fā)信號后觸發(fā)，并輸出第一緩沖信號給輸出級；
[0009]輸出級，配置為接收輸入級輸出的第一緩沖信號，對第一緩沖信號的第二參考地的電位進行變換，變換回第一參考地的電位，輸出第二緩沖信號。
[0010]本發(fā)明實施例還提供一種輸入緩沖方法，該方法包括:
[0011 ] 通過電位抬升裝置將輸入級的第一參考地的電位提高為第二參考地的電位，并提高輸入級的觸發(fā)電壓；在輸入級被觸發(fā)并輸出第一緩沖信號后，輸出級將第一緩沖信號的第二參考地的電位變換回第一參考地的電位，輸出第二緩沖信號。
[0012]本發(fā)明實施例還提供一種集成電路，包括輸入緩沖電路，所述輸入緩沖電路包括:電位抬升裝置、輸入級、輸出級；其中，
[0013]電位抬升裝置，配置為將輸入級的第一參考地的電位提高為第二參考地的電位，并提聞輸入級的觸發(fā)電壓；
[0014]輸入級，配置為接收達到所述觸發(fā)電壓的觸發(fā)信號后觸發(fā)，并輸出第一緩沖信號給輸出級；
[0015]輸出級，配置為接收輸入級輸出的第一緩沖信號，對第一緩沖信號的第二參考地的電位進行變換，變換回第一參考地的電位，輸出第二緩沖信號。
[0016]本發(fā)明實施例所提供的輸入緩沖電路和方法、以及集成電路，該輸入緩沖電路通過電位抬升裝置將輸入級的第一參考地的電位提高為第二參考地的電位，并提高輸入級的觸發(fā)電壓，在輸入級被觸發(fā)并輸出第一緩沖信號后，輸出級將第一緩沖信號的第二參考地的電位變換回第一參考地的電位，輸出第二緩沖信號；如此，能夠提高輸入緩沖電路的觸發(fā)電壓，避免輸入緩沖電路因干擾信號而被誤觸發(fā)，提高外部設(shè)備接入檢測的準確性。
【附圖說明】
[0017]圖1為本發(fā)明實施例提供的輸入緩沖電路的結(jié)構(gòu)示意圖；
[0018]圖2為本發(fā)明實施例提供的輸入緩沖電路的元件連接示意圖；
[0019]圖3為現(xiàn)有技術(shù)中的輸入緩沖電路的觸發(fā)仿真圖；
[0020]圖4為本發(fā)明實施例提供的輸入緩沖電路的觸發(fā)仿真圖；
[0021]圖5為本發(fā)明實施例提供的輸出與輸入極性相反的緩沖信號的輸入緩沖電路的元件連接示意圖；
[0022]圖6為本發(fā)明實施例提供的外部插頭插入具有輸入緩沖電路的接口的示意圖；
[0023]圖7為本發(fā)明實施例提供的輸入緩沖方法的流程示意圖。
【具體實施方式】
[0024]本發(fā)明的基本思想是:通過電位抬升裝置將輸入級的第一參考地的電位提高為第二參考地的電位，并提高輸入級的觸發(fā)電壓，在輸入級被觸發(fā)并輸出第一緩沖信號后，輸出級將第一緩沖信號的第二參考地的電位變換回第一參考地的電位，輸出第二緩沖信號。
[0025]下面通過附圖及具體實施例對本發(fā)明做進一步的詳細說明。
[0026]本發(fā)明實施例實現(xiàn)一種輸入緩沖電路，如圖1所示，該電路包括:電位抬升裝置11、輸入級12、輸出級13 ;其中，
[0027]電位抬升裝置11將輸入級12的第一參考地的電位提高為第二參考地的電位，并提高輸入級12的觸發(fā)電壓，輸入級12接收達到所述觸發(fā)電壓的觸發(fā)信號后觸發(fā)，并輸出第一緩沖信號給輸出級13 ；
[0028]輸出級13接收輸入級12輸出的第一緩沖信號，對第一緩沖信號的第二參考地的電位進行變換，變換回第一參考地的電位，輸出第二緩沖信號。
[0029]所述電位抬升裝置11 一般是具有恒定電壓降的晶體管，如N型金屬氧化物半導(dǎo)體(NMOS)、二極管等，串聯(lián)在輸入級12與第一參考地之間，可以將第一參考地的電位提高所述電壓降成為第二參考地的電位。
[0030]下面以一個具體的例子來說明本發(fā)明實施例的輸入緩沖電路的結(jié)構(gòu)，如圖2所示:
[0031 ] 電位抬升裝置11為第一 NMOS NI，所述第一 NMOS NI的源極連接第一參考地gnd，柵極和漏極互相連接，作為第二參考地Pwrn與輸入級12的接地端連接；
[0032]所述輸入級12包括:第一 P型金屬氧化物半導(dǎo)體(PMOS)Pl至第八PMOS P8、第二NMOS N2至第九NMOS N9、第一電阻Rl和第二電阻R2 ;其中，第一電阻Rl —端連接供電電壓VDD，另一端連接第一 PMOS Pl的源極；第一 PMOS Pl的柵極、第二 PMOS P2的柵極、第二NMOS N2的柵極、第四NMOS N4的柵極連接在一起，用于作為接收端VIN接收觸發(fā)信號，所述第一 PMOS Pl的漏極與第二 PMOS P2的源極、第三PMOS P3的源極連接，第二 PMOS P2的漏極與第三PMOS P3的漏極、第二 NMOS N2的漏極、第三NMOS N3的漏極、第四PMOS P4的柵極、第五PMOS P5的柵極、第五NMOS N5的柵極、第七NMOS N7的柵極連接，第二 NMOS N2的源極與第四NMOS N4的漏極、第三NOMS N3的源極連接，第四NMOS N4的源極連接第二參考地pwrn，第三PMOS P3的柵極與第三NMOS N3的柵極、第五PMOS P5的漏極、第五NMOS N5的漏極、第六PMOS P6的漏極、第六NOMS N6的漏極、第七PMOS P7的柵極、第八PMOS P8的柵極、第八NMOS NS的柵極、第九NMOS N9的柵極、以及輸出級13連接，第二電阻R2—端連接供電電壓VDD，另一端連接第四PMOS P4的源極；第四PMOS P4的漏極與第五PMOS P5的源極、第六PMOS P6的源極連接，第五NMOS N5的源極與第七NMOS N7的漏極、第六NMOS N6的源極連接，第七NMOS N7的源極連接第二參考地pwrn，第六PMOS P6的柵極與第六NMOSN6的柵極、第八PMOS P8的漏極、第八NMOS N8的漏極、以及輸出級13連接，第七PMOS P7的源極連接供電電壓VDD，第七PMOS P7的漏極連接第八PMOS P8的源極，第八NMOS N8的源極連接第九NMOS N9的漏極，第九NMOS N9的源極連接第二參考地pwrn ；
[0033]所述輸出級13包括:第九PMOS P9至第十PMOS P10、第十NMOS NlO至第^^一NMOSN11，其中，第九PMOS P9的柵極與輸入級12的第七PMOS P7的柵極、第八PMOS P8的柵極、第八NMOS N8的柵極、第九匪OS N9的柵極連接，第九PMOS P9的源極連接供電電壓VDD，第九PMOS P9的漏極連接第十NMOS NlO的漏極和第i^一 NMOS Nll的柵極，第十PMOS PlO的柵極與輸入級12的第八PMOS P8的漏極、第八NMOS N8的漏極連接，第十PMOS PlO的源極連接供電電壓VDD，第十PMOS PlO的漏極與第十NMOS NlO的柵極、第i^一NMOS Nll的漏極連接并作為輸出端V0UT，第十NMOS NlO的源極連接第一參考地gnd，第i^一 NMOS Nll的源極連接第一參考地gnd。
[0034]圖2所示的輸入緩沖電路中，第二參考地pwrn的電位為第一參考地gnd的電位與第一 NMOS NI的柵極-源極電壓Vgs之和，相應(yīng)的，原先的觸發(fā)信號的電壓需要提高所述第一NMOS NI的柵極-源極電壓Vgs之后才能觸發(fā)所述輸入緩沖電路，例如:現(xiàn)有技術(shù)中輸入緩沖電路的觸發(fā)信號的電壓為1.0V，如圖3所示，圖中實線為模擬的干擾信號的電壓，虛線為現(xiàn)有技術(shù)中的輸入緩沖電路的輸出端電壓，現(xiàn)有技術(shù)中的輸入緩沖電路在干擾信號的電壓達到1.0V時，輸出端的輸出由低電平變?yōu)楦唠娖?，即被觸發(fā)，輸出高電平的緩沖信號；而本發(fā)明實施例中的輸入緩沖電路，如圖4所示，圖中實線為模擬